专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW200633050A 半導體晶片之製造方法 MANUFACTURING METHOD FOR SEMICONDUCTOR CHIPS 审中-公开
简体标题：半导体芯片之制造方法 MANUFACTURING METHOD FOR SEMICONDUCTOR CHIPS
公开(公告)号：TW200633050A
公开(公告)日：2006-09-16
申请号：TW094145619
申请日：2005-12-21
申请人：松下電器產業股份有限公司 MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.
发明人：有田潔 ARITA, KIYOSHI , 中川顯 NAKAGAWA, AKIRA
IPC分类号： H01L
CPC分类号： H01L21/6835 , H01L21/78 , H01L22/32
摘要：一種半導體晶片製造方法，包含：一保護片黏著程序，係將一保護片黏著於一半導體晶圓之第一表面上，使該保護片與該TEG接觸；一遮罩放置程序，係將一遮罩放置在一與該第一表面相對之第二表面上；一電漿蝕刻程序，係對該第二表面進行電漿蝕刻以去除多數對應於分隔區域之部份並將裝置形成區域隔開成為多數獨立之半導體晶片；及一TEG去除程序，係藉由剝離該保護片而在該TEG於該等分隔區域中仍未去除且黏著於該保護片之狀態下，一起去除該TEG與該保護片。
简体摘要：一种半导体芯片制造方法，包含：一保护片黏着进程，系将一保护片黏着于一半导体晶圆之第一表面上，使该保护片与该TEG接触；一遮罩放置进程，系将一遮罩放置在一与该第一表面相对之第二表面上；一等离子蚀刻进程，系对该第二表面进行等离子蚀刻以去除多数对应于分隔区域之部份并将设备形成区域隔开成为多数独立之半导体芯片；及一TEG去除进程，系借由剥离该保护片而在该TEG于该等分隔区域中仍未去除且黏着于该保护片之状态下，一起去除该TEG与该保护片。

2. 发明专利

TW200618088A 分割半導體晶圓的方法及半導體元件的製造方法 METHOD FOR DIVIDING SEMICONDUCTOR WAFER AND MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICES 审中-公开
简体标题：分割半导体晶圆的方法及半导体组件的制造方法 METHOD FOR DIVIDING SEMICONDUCTOR WAFER AND MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICES
公开(公告)号：TW200618088A
公开(公告)日：2006-06-01
申请号：TW094134646
申请日：2005-10-04
申请人：松下電器產業股份有限公司 MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD
发明人：土師宏 HAJI, HIROSHI , 有田潔 ARITA, KIYOSHI , 中川顯 NAKAGAWA, AKIRA , 野田和宏 NODA, KAZUHIRO
IPC分类号： H01L , B23K , B02 , B23K26/12 , B23K101
CPC分类号： H01L21/78
摘要：在一包括多數假想分割區域之半導體晶圓中，該假想分割區域係藉由分別以似柵狀排列佈置在該半導體晶圓上之假想分割線，以及為該半導體晶圓之外周圍輪廓之圓周線所分隔，放置一光罩，以致能暴露對應個別去除區域的該晶圓的整體表面，該去除區域為藉由該晶圓之圓周線及該假想分割線所分隔之近似三角形的區域，且為該假想分割區域的部分，以及接著在光罩放置側進行電漿蝕刻，藉此當去除對應該晶圓之該去除區域的部分時，將該半導體晶圓沿著分割線分割成個別的半導體元件。
简体摘要：在一包括多数假想分割区域之半导体晶圆中，该假想分割区域系借由分别以似栅状排列布置在该半导体晶圆上之假想分割线，以及为该半导体晶圆之外周围轮廓之圆周线所分隔，放置一光罩，以致能暴露对应个别去除区域的该晶圆的整体表面，该去除区域为借由该晶圆之圆周线及该假想分割线所分隔之近似三角形的区域，且为该假想分割区域的部分，以及接着在光罩放置侧进行等离子蚀刻，借此当去除对应该晶圆之该去除区域的部分时，将该半导体晶圆沿着分割线分割成个别的半导体组件。

3. 发明专利

TW200616060A 半導體元件之製造方法,及半導體晶圓分割遮罩的形成裝置 MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICES, AND FORMATION APPARATUS FOR SEMICONDUCTOR WAFER DICING MASKS 审中-公开
简体标题：半导体组件之制造方法,及半导体晶圆分割遮罩的形成设备 MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICES, AND FORMATION APPARATUS FOR SEMICONDUCTOR WAFER DICING MASKS
公开(公告)号：TW200616060A
公开(公告)日：2006-05-16
申请号：TW094125799
申请日：2005-07-29
申请人：松下電器產業股份有限公司 MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD
发明人：土師宏 HAJI, HIROSHI , 有田潔 ARITA, KIYOSHI , 西中輝明 NISHINAKA, TERUAKI
IPC分类号： H01L
CPC分类号： H01L21/6835 , H01L21/6836 , H01L21/78 , H01L23/544 , H01L2221/68327 , H01L2221/6834 , H01L2221/68359 , H01L2223/54473 , H01L2924/0002 , H01L2924/00
摘要：將遮罩放置於形成數個半導體元件之半導體晶圓之遮罩放置端表面上，同時把半導體晶圓分割成各自分離的半導體元件的分割線做定義且各自分離的半導體元件中的缺陷半導體元件被部分露出，而後將電漿蝕刻應用至半導體晶圓之遮罩放置端，使得半導體晶圓沿著所定義的分割線被分割成各半導體元件，且移除缺陷半導體元件之露出部分使形成移除部分來作為缺陷半導體元件區分記號。
简体摘要：将遮罩放置于形成数个半导体组件之半导体晶圆之遮罩放置端表面上，同时把半导体晶圆分割成各自分离的半导体组件的分割线做定义且各自分离的半导体组件中的缺陷半导体组件被部分露出，而后将等离子蚀刻应用至半导体晶圆之遮罩放置端，使得半导体晶圆沿着所定义的分割线被分割成各半导体组件，且移除缺陷半导体组件之露出部分使形成移除部分来作为缺陷半导体组件区分记号。

4. 发明专利

TW200731398A 半導體晶片製造方法 MANUFACTURING METHOD FOR SEMICONDUCTOR CHIPS 审中-公开
简体标题：半导体芯片制造方法 MANUFACTURING METHOD FOR SEMICONDUCTOR CHIPS
公开(公告)号：TW200731398A
公开(公告)日：2007-08-16
申请号：TW095113170
申请日：2006-04-13
申请人：松下電器產業股份有限公司 MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.
发明人：有田潔 ARITA, KIYOSHI , 中川顯 NAKAGAWA, AKIRA
IPC分类号： H01L
CPC分类号： H01L21/6835 , H01L21/3065 , H01L21/78 , H01L2221/6834 , H01L2221/68354 , H01L2924/30105
摘要：藉由對一個具有一個第一表面和一個第二表面之半導體晶圓的該第二表面執行電漿蝕刻,在該第一表面上,一個絕緣薄膜是置於分割區域而該第二表面是與該第一表面相對且一個用於界定該等分割區域的光罩是被設置於該第二表面上,藉由移除對應於該等分割區域的部份,該絕緣薄膜是自蝕刻底部部份曝露。隨後,在該絕緣薄膜之曝露表面是由因在電漿中之離子而起之電荷充電的狀態下持續執行該電漿蝕刻,與該絕緣薄膜接觸的角部份是被移除。隨後,藉由移除該光罩而其後對該第二表面執行電漿蝕刻,位於該第二表面側的角部份是被移除。
简体摘要：借由对一个具有一个第一表面和一个第二表面之半导体晶圆的该第二表面运行等离子蚀刻,在该第一表面上,一个绝缘薄膜是置于分割区域而该第二表面是与该第一表面相对且一个用于界定该等分割区域的光罩是被设置于该第二表面上,借由移除对应于该等分割区域的部份,该绝缘薄膜是自蚀刻底部部份曝露。随后,在该绝缘薄膜之曝露表面是由因在等离子中之离子而起之电荷充电的状态下持续运行该等离子蚀刻,与该绝缘薄膜接触的角部份是被移除。随后,借由移除该光罩而其后对该第二表面运行等离子蚀刻,位于该第二表面侧的角部份是被移除。

5. 发明专利

TW200727352A 半導體晶片之製造方法 MANUFACTURING METHOD FOR SEMICONDUCTOR CHIPS 审中-公开
简体标题：半导体芯片之制造方法 MANUFACTURING METHOD FOR SEMICONDUCTOR CHIPS
公开(公告)号：TW200727352A
公开(公告)日：2007-07-16
申请号：TW095113758
申请日：2006-04-18
申请人：松下電器產業股份有限公司 MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.
发明人：有田潔 ARITA, KIYOSHI , 中川顯 NAKAGAWA, AKIRA
IPC分类号： H01L
CPC分类号： H01L21/6835 , H01L21/3065 , H01L21/78 , H01L29/0657 , H01L2221/6834 , H01L2221/68354 , H01L2924/10158 , H01L2924/30105
摘要：藉由根據在一個半導體晶圓之第二表面上之分割區域來形成分割-凹槽部份,一個絕緣薄膜是置放於該半導體晶圓之第一表面的分割區域中,及藉由自該第二表面起執行電漿蝕刻來執行整個第二表面和該等分割-凹槽部份之表面的蝕刻,在該第二表面側的角部份是被移除,而該絕緣薄膜是藉由移除在該等分割區域中的分割-凹槽部份來從該蝕刻底部部份曝露。而且藉由在被曝露之絕緣薄膜是由因在電漿中之離子而起之電荷表面充電的狀態中持續執行該電漿蝕刻,與該絕緣薄膜接觸之在第一表面側的角部份是被移除,而具有高橫向斷裂强度的半導體晶片是被提供。
简体摘要：借由根据在一个半导体晶圆之第二表面上之分割区域来形成分割-凹槽部份,一个绝缘薄膜是置放于该半导体晶圆之第一表面的分割区域中,及借由自该第二表面起运行等离子蚀刻来运行整个第二表面和该等分割-凹槽部份之表面的蚀刻,在该第二表面侧的角部份是被移除,而该绝缘薄膜是借由移除在该等分割区域中的分割-凹槽部份来从该蚀刻底部部份曝露。而且借由在被曝露之绝缘薄膜是由因在等离子中之离子而起之电荷表面充电的状态中持续运行该等离子蚀刻,与该绝缘薄膜接触之在第一表面侧的角部份是被移除,而具有高横向断裂强度的半导体芯片是被提供。

6. 发明专利

TW200614402A 半導體元件的製造方法,半導體元件形成區域的配置測定方法與裝置,以及具有供測定半導體元件形成區域之配置的程式的電腦可讀取式儲存媒體 MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICES, ARRANGEMENT DETERMINATION METHOD AND APPARATUS FOR SEMICONDUCTOR DEVICE FORMATION REGIONS, AND COMPUTER-READABLE STORAGE MEDIUM HAVING A PROGRAM FOR DETERMINING ARRANGEMENT OF SEMICONDUCTOR DEVICE FORMATION REGIONS 审中-公开
简体标题：半导体组件的制造方法,半导体组件形成区域的配置测定方法与设备,以及具有供测定半导体组件形成区域之配置的进程的电脑可读取式存储媒体 MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICES, ARRANGEMENT DETERMINATION METHOD AND APPARATUS FOR SEMICONDUCTOR DEVICE FORMATION REGIONS, AND COMPUTER-READABLE STORAGE MEDIUM HAVING A PROGRAM FOR DETERMINING ARRANGEMENT OF SEMICONDUCTOR DEVICE FORMATION REGIONS
公开(公告)号：TW200614402A
公开(公告)日：2006-05-01
申请号：TW094124719
申请日：2005-07-21
申请人：松下電器產業股份有限公司 MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD
发明人：有田潔 ARITA, KIYOSHI , 土師宏 HAJI, HIROSHI , 野田和宏 NODA, KAZUHIRO , 中川顯 NAKAGAWA, AKIRA , 西中輝明 NISHINAKA, TERUAKI
IPC分类号： H01L
CPC分类号： G03F7/70433 , H01L21/78
摘要：利用一單元元件形成區域之一第二線段的一長度維度作為一配置間隔，複數個平行線係設置於一晶圓上的一元件形成有效區域中藉以形成複數個平行線隔間區域，該等單元元件形成區域係與其他平行線隔間區域呈獨立且分離地配置於各平行線隔間區域中，故使單元元件形成區域的獲取數達到最大，而測定各別平行線隔間區域中之各別單元元件形成區域的一配置作為整體元件形成有效區域的一配置。
简体摘要：利用一单元组件形成区域之一第二线段的一长度维度作为一配置间隔，复数个平行线系设置于一晶圆上的一组件形成有效区域中借以形成复数个平行线隔间区域，该等单元组件形成区域系与其他平行线隔间区域呈独立且分离地配置于各平行线隔间区域中，故使单元组件形成区域的获取数达到最大，而测定各别平行线隔间区域中之各别单元组件形成区域的一配置作为整体组件形成有效区域的一配置。

7. 发明专利

TW200701346A 電漿處理裝置 PLASMA PROCESSING APPARATUS 审中-公开
简体标题：等离子处理设备 PLASMA PROCESSING APPARATUS
公开(公告)号：TW200701346A
公开(公告)日：2007-01-01
申请号：TW095111954
申请日：2006-04-04
申请人：松下電器產業股份有限公司 MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.
发明人：有田潔 ARITA, KIYOSHI , 中川顯 NAKAGAWA, AKIRA
IPC分类号： H01L
CPC分类号： H01J37/32532 , H01J37/3244 , H01J37/32449
摘要：一種電漿處理裝置,包括:一平台,係一下方電極;一上方電極,係該下方電極之相對電極;及一處理室,其中放置有該等下與上方電極。該裝置將一氣體供應至一位在該等下與上方電極之間的電漿產生空間,以產生一電漿,使一欲處理物接受電漿處理。在該裝置中,該上方電極係由一具有氣體供應孔之本體部份、一位在該本體部份底側上以封閉該氣體供應孔之可透氣多孔質板、及一用以支持該多孔質板外緣部份之支持構件。多數用以吸收由於該電漿處理時之熱膨脹而產生之變形的狹縫係以一間距形成在該多孔質板之外緣部份中。
简体摘要：一种等离子处理设备,包括:一平台,系一下方电极;一上方电极,系该下方电极之相对电极;及一处理室,其中放置有该等下与上方电极。该设备将一气体供应至一位在该等下与上方电极之间的等离子产生空间,以产生一等离子,使一欲处理物接受等离子处理。在该设备中,该上方电极系由一具有气体供应孔之本体部份、一位在该本体部份底侧上以封闭该气体供应孔之可透气多孔质板、及一用以支持该多孔质板外缘部份之支持构件。多数用以吸收由于该等离子处理时之热膨胀而产生之变形的狭缝系以一间距形成在该多孔质板之外缘部份中。

8. 发明专利

TW200636842A 半導體晶片及半導體晶圓之製造方法 MANUFACTURING METHOD FOR SEMICONDUCTOR CHIPS AND SEMICONDUCTOR WAFER 审中-公开
简体标题：半导体芯片及半导体晶圆之制造方法 MANUFACTURING METHOD FOR SEMICONDUCTOR CHIPS AND SEMICONDUCTOR WAFER
公开(公告)号：TW200636842A
公开(公告)日：2006-10-16
申请号：TW095100848
申请日：2006-01-10
申请人：松下電器產業股份有限公司 MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.
发明人：有田潔 ARITA, KIYOSHI , 西中輝明 NISHINAKA, TERUAKI
IPC分类号： H01L
CPC分类号： H01L21/6835 , H01L21/78 , H01L22/34 , H01L2221/6834 , H01L2221/68354 , H01L2924/0002 , H01L2924/00
摘要：在一半導體晶圓中，其中該半導體晶圓包括配置於複數個元件形成區域中之半導體元件以及一設置於界定該元件形成區域之分割區域中的TEG，一TEG設置部分被配置於寬度被部分放大之該分割區域中，且該TEG被設置於該TEG設置部分中。此外，一保護薄膜被黏附至該半導體晶圓，然後電漿蝕刻被執行，且該TEG在其維持於該分割區域中且黏附至該保護薄膜之狀態下，透過剝離該保護薄膜之方式與該保護薄膜一起被移除，進而使該元件形成區域分割成獨立件並得以製造該半導體晶片。
简体摘要：在一半导体晶圆中，其中该半导体晶圆包括配置于复数个组件形成区域中之半导体组件以及一设置于界定该组件形成区域之分割区域中的TEG，一TEG设置部分被配置于宽度被部分放大之该分割区域中，且该TEG被设置于该TEG设置部分中。此外，一保护薄膜被黏附至该半导体晶圆，然后等离子蚀刻被运行，且该TEG在其维持于该分割区域中且黏附至该保护薄膜之状态下，透过剥离该保护薄膜之方式与该保护薄膜一起被移除，进而使该组件形成区域分割成独立件并得以制造该半导体芯片。

9. 发明专利

TW200723394A 半導體晶片製造方法,以及半導體晶片 MANUFACTURING METHOD FOR SEMICONDUCTOR CHIPS, AND SEMICONDUCTOR CHIP 审中-公开
简体标题：半导体芯片制造方法,以及半导体芯片 MANUFACTURING METHOD FOR SEMICONDUCTOR CHIPS, AND SEMICONDUCTOR CHIP
公开(公告)号：TW200723394A
公开(公告)日：2007-06-16
申请号：TW095113173
申请日：2006-04-13
申请人：松下電器產業股份有限公司 MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.
发明人：有田潔 ARITA, KIYOSHI , 中川顯 NAKAGAWA, AKIRA
IPC分类号： H01L
CPC分类号： H01L21/6835 , H01J2237/334 , H01L21/3065 , H01L21/31116 , H01L21/31138 , H01L21/78 , H01L2221/6834 , H01L2221/68354 , H01L2924/30105
摘要：在一種用於對一個具有一個第一表面和一個第二表面之半導體晶圓的該第二表面執行電漿蝕刻的製造方法中,在該第一表面上,一個絕緣薄膜是置於分割區域而該第二表面是與該第一表面相對且一個用於界定該等分割區域的光罩是被設置於該第二表面上,藉此藉由移除對應於該等分割區域的部份該絕緣薄膜是自蝕刻底部部份曝露,而隨後在該絕緣薄膜之曝露表面是由因在電漿中之離子而起之電荷充電的狀態下持續執行該電漿蝕刻,藉此移去與在該等元件-形成-區域中之絕緣薄膜接觸的角部份,各向同性電漿蝕刻是在任何時序對該半導體晶圓執行。
简体摘要：在一种用于对一个具有一个第一表面和一个第二表面之半导体晶圆的该第二表面运行等离子蚀刻的制造方法中,在该第一表面上,一个绝缘薄膜是置于分割区域而该第二表面是与该第一表面相对且一个用于界定该等分割区域的光罩是被设置于该第二表面上,借此借由移除对应于该等分割区域的部份该绝缘薄膜是自蚀刻底部部份曝露,而随后在该绝缘薄膜之曝露表面是由因在等离子中之离子而起之电荷充电的状态下持续运行该等离子蚀刻,借此移去与在该等组件-形成-区域中之绝缘薄膜接触的角部份,各向同性等离子蚀刻是在任何时序对该半导体晶圆运行。

10. 发明专利

TW200644119A 電漿處理裝置之氣浴板 GAS SHOWER PLATE FOR PLASMA PROCESSING APPARATUS 审中-公开
简体标题：等离子处理设备之气浴板 GAS SHOWER PLATE FOR PLASMA PROCESSING APPARATUS
公开(公告)号：TW200644119A
公开(公告)日：2006-12-16
申请号：TW095111941
申请日：2006-04-04
申请人：松下電器產業股份有限公司 MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. , 黑崎播磨股份有限公司 KROSAKI HARIMA CORPORATION
发明人：有田潔 ARITA, KIYOSHI , 中川顯 NAKAGAWA, AKIRA , 久我浩司 KUGA, KOJI , 野泰司 MATANO, TAIJI , 佐藤信博 SATO, NOBUHIRO
IPC分类号： H01L , C23F
CPC分类号： H01L21/67069 , H01J37/32082 , H01J37/3244
摘要：一種電漿處理裝置，係用以在一下方電極與一上方電極間之電漿產生空間中產生電漿，使一安裝在該下方電極上之欲處理物接受電漿處理，其中多數用以吸收由於該電漿處理時溫度快速增加而產生之熱膨脹造成之變形的缺口部份係以等間距形成在一包含在該上方電極內之氣浴板的外緣部份中。如此，可防止該氣浴板由於該電漿處理時溫度快速增加而造成之熱膨脹，在該氣浴板之外緣部份等產生裂縫而受損。
简体摘要：一种等离子处理设备，系用以在一下方电极与一上方电极间之等离子产生空间中产生等离子，使一安装在该下方电极上之欲处理物接受等离子处理，其中多数用以吸收由于该等离子处理时温度快速增加而产生之热膨胀造成之变形的缺口部份系以等间距形成在一包含在该上方电极内之气浴板的外缘部份中。如此，可防止该气浴板由于该等离子处理时温度快速增加而造成之热膨胀，在该气浴板之外缘部份等产生裂缝而受损。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式