专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW200921319A 多級電荷泵電路 MULTIPLE-STAGE CHARGE PUMP CIRCUIT 审中-公开
简体标题：多级电荷泵电路 MULTIPLE-STAGE CHARGE PUMP CIRCUIT
公开(公告)号：TW200921319A
公开(公告)日：2009-05-16
申请号：TW097101558
申请日：2008-01-15
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：陳重光 CHEN, CHUNG KUANG , 洪俊雄 HUNG, CHUN HSIUNG , 施義德 SHIH, YI TE
IPC分类号： G05F
CPC分类号： H02M3/073
摘要：一種多級電荷泵(Charge Pump)電路,具有第一及第二泵電容、第一及第二傳輸電路、第一及第二驅動電路及電荷回收電路。第一泵電容、第一傳輸電路及第一驅動電路形成第一級電路,第二泵電容、第二傳輸電路及第二驅動電路形成第二級電路。第一及第二級電路之操作互為反相。電荷回收電路在第一時序期間中傳輸第一泵電容之第二端之電荷至第二泵電容之第二端,並在第二時序期間中傳輸第二泵電容之第二端之電荷至第一泵電容之第二端。
简体摘要：一种多级电荷泵(Charge Pump)电路,具有第一及第二泵电容、第一及第二传输电路、第一及第二驱动电路及电荷回收电路。第一泵电容、第一传输电路及第一驱动电路形成第一级电路,第二泵电容、第二传输电路及第二驱动电路形成第二级电路。第一及第二级电路之操作互为反相。电荷回收电路在第一时序期间中传输第一泵电容之第二端之电荷至第二泵电容之第二端,并在第二时序期间中传输第二泵电容之第二端之电荷至第一泵电容之第二端。

2. 发明专利

TW200901448A 用以修復記憶體之方法與裝置 METHOD AND APPARATUS FOR REPAIRING MEMORY 审中-公开
简体标题：用以修复内存之方法与设备 METHOD AND APPARATUS FOR REPAIRING MEMORY
公开(公告)号：TW200901448A
公开(公告)日：2009-01-01
申请号：TW096122306
申请日：2007-06-21
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：洪俊雄 HUNG, CHUN HSIUNG , 陳漢松 CHEN, HAN SUNG , 郭乃萍 KUO, NAI PING , 羅思覺 LO, SU CHUEH
IPC分类号： H01L
CPC分类号： G11C29/56 , G11C29/56008 , G11C29/88
摘要：本發明係揭露一種方法與其裝置,會從一測試機所傳送之一修復指令,係致使一正在進行測試之積體電路將此積體電路中之一第一組記憶胞之失效位置,由此積體電路中之一第二組記憶胞所取代,而此修復指令係忽略此積體電路之第一組記憶胞之失效位置。
简体摘要：本发明系揭露一种方法与其设备,会从一测试机所发送之一修复指令,系致使一正在进行测试之集成电路将此集成电路中之一第一组记忆胞之失效位置,由此集成电路中之一第二组记忆胞所取代,而此修复指令系忽略此集成电路之第一组记忆胞之失效位置。

3. 发明专利

TWI263230B 多模式多級之充電幫浦 MULTIMODE, MULTISTAGE CHARGE PUMP 有权
简体标题：多模式多级之充电帮浦 MULTIMODE, MULTISTAGE CHARGE PUMP
公开(公告)号：TWI263230B
公开(公告)日：2006-10-01
申请号：TW094108100
申请日：2005-03-16
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：林永豐 LIN, YUFE FENG , 林俞伸 LIN, YU SHEN , 陳耕暉 CHEN, KEN HUI , 洪俊雄 HUNG, CHUN HSIUNG
IPC分类号： G11C
摘要：一種多模式充電幫浦電路具有因應於一組時脈信號之單一的充電幫浦。於一第一模式下所提供之這組時脈信號具有可變頻率，此可變頻率係為一第一供應電位與溫度之函數；而於一第二模式下所提供之這組時脈信號具有可變頻率，此可變頻率係為一第二供應電位與溫度之函數。電路設計在第一模式期間將所有級串聯，以便產生較高電壓輸出，且電路設計在第二模式期間將複數級之子集串聯同時禁能其他級，以便產生較低電壓輸出。一個預充電電路亦被提供，其於第二模式下操作充當一供應源節點，並於第一模式下操作充當預充電/箝位器。
简体摘要：一种多模式充电帮浦电路具有因应于一组时脉信号之单一的充电帮浦。于一第一模式下所提供之这组时脉信号具有可变频率，此可变频率系为一第一供应电位与温度之函数；而于一第二模式下所提供之这组时脉信号具有可变频率，此可变频率系为一第二供应电位与温度之函数。电路设计在第一模式期间将所有级串联，以便产生较高电压输出，且电路设计在第二模式期间将复数级之子集串联同时禁能其他级，以便产生较低电压输出。一个预充电电路亦被提供，其于第二模式下操作充当一供应源节点，并于第一模式下操作充当预充电/箝位器。

4. 发明专利

TW200629279A 具有虛擬接地陣列之記憶體元件及使用規劃演算法來改良讀取邊際損失之方法 MEMORY DEVICE HAVING A VIRTUAL GROUND ARRAY AND METHODS USING PROGRAM ALGORITHM TO IMPROVE READ MARGIN LOSS 审中-公开
简体标题：具有虚拟接地数组之内存组件及使用规划算法来改良读取边际损失之方法 MEMORY DEVICE HAVING A VIRTUAL GROUND ARRAY AND METHODS USING PROGRAM ALGORITHM TO IMPROVE READ MARGIN LOSS
公开(公告)号：TW200629279A
公开(公告)日：2006-08-16
申请号：TW094139870
申请日：2005-11-14
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：謝文義 HSIEH, WEN YI , 郭乃萍 KUO, NAI PING , 洪俊雄 HUNG, CHUN HSIUNG , 陳耕暉 CHEN, KEN HUI
IPC分类号： G11C
CPC分类号： G11C16/0475 , G11C16/28 , G11C16/3454 , G11C16/3459
摘要：一種用於具有包括複數個記憶體儲存格之虛擬陣列的記憶體元件之規劃驗證方法，其決定洩漏電流是否通過一或多個鄰近記憶體儲存格至該已規劃記憶體儲存格。若決定洩漏電流係通過一或多個鄰近記憶體儲存格，則根據一第一臨限狀態驗證該已規劃記憶體儲存格。若決定洩漏電流未通過一或多個鄰近記憶體儲存格，則根據一第二臨限狀態驗證該已規劃記憶體儲存格。
简体摘要：一种用于具有包括复数个内存存储格之虚拟数组的内存组件之规划验证方法，其决定泄漏电流是否通过一或多个邻近内存存储格至该已规划内存存储格。若决定泄漏电流系通过一或多个邻近内存存储格，则根据一第一临限状态验证该已规划内存存储格。若决定泄漏电流未通过一或多个邻近内存存储格，则根据一第二临限状态验证该已规划内存存储格。

5. 发明专利

TWI256477B 高速感測電路及其感測方法 CIRCUIT AND METHOD FOR HIGH SPEED SENSING 有权
简体标题：高速传感电路及其传感方法 CIRCUIT AND METHOD FOR HIGH SPEED SENSING
公开(公告)号：TWI256477B
公开(公告)日：2006-06-11
申请号：TW093112365
申请日：2004-05-03
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：洪俊雄 HUNG, CHUN HSIUNG , 羅思覺 LO, SU CHUEH , 黃守偉 HUANG, SHOU WEI
IPC分类号： G01R
摘要：本發明是關於測定第一信號(比如從記憶胞之源側產生的信號)和第二信號(比如從參考參考仿真單元中產生的信號)之間差值的一種電路和方法，包括回應第一、第二信號分別產生第一、第二電壓，測定回應於第二信號而產生的第二電壓達到高於閂鎖切換點的閾值的時間，並且在此時序使用閂鎖電路閂鎖第一電壓和第二電壓的狀態。設置高於閂鎖切換點的閾值，以便在閂鎖前消除閂鎖電路中元件間的元件不匹配。
简体摘要：本发明是关于测定第一信号(比如从记忆胞之源侧产生的信号)和第二信号(比如从参考参考仿真单元中产生的信号)之间差值的一种电路和方法，包括回应第一、第二信号分别产生第一、第二电压，测定回应于第二信号而产生的第二电压达到高于闩锁切换点的阈值的时间，并且在此时序使用闩锁电路闩锁第一电压和第二电压的状态。设置高于闩锁切换点的阈值，以便在闩锁前消除闩锁电路中组件间的组件不匹配。

6. 发明专利

TW200933377A 一種用於序列周邊介面增强讀取效能的方法與系統 METHOD AND SYSTEM FOR ENHANCED READ PERFORMANCE IN SERIAL PERIPHERAL INTERFACE 审中-公开
简体标题：一种用于串行周边界面增强读取性能的方法与系统 METHOD AND SYSTEM FOR ENHANCED READ PERFORMANCE IN SERIAL PERIPHERAL INTERFACE
公开(公告)号：TW200933377A
公开(公告)日：2009-08-01
申请号：TW097103683
申请日：2008-01-31
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：洪俊雄 HUNG, CHUN HSIUNG , 張坤龍 CHANG, KUEN LONG , 劉家和 LIU, CHIA HE
IPC分类号： G06F
CPC分类号： G06F3/0659 , G06F3/0604 , G06F3/0673 , G06F12/00 , G06F13/4286
摘要：本發明提供一種自一積體電路中讀取資料之方法,其包含:接收一讀取命令,該讀取命令與一增强資料讀取相關,且自複數個輸入/輸出接腳接收一第一位址。此方法包含接收一第一效能增强指示,且根據至少一個與該第一效能增强指示相關的資訊,決定是否即將進行一增强讀取操作。此方法包含等待n個時脈週期,其中n是一個整數,之後同時使用複數個輸入/輸出接腳自該積體電路中的一記憶陣列輸出資料。此方法包含進行一增强讀取操作,根據與該效能增强指示相關的資訊,決定即將進行一增强讀取操作。在本方法的一實施例中,進行一增强讀取操作包含接收一第二位址及一第二效能增强指示而不需要接收一讀取命令。
简体摘要：本发明提供一种自一集成电路中读取数据之方法,其包含:接收一读取命令,该读取命令与一增强数据读取相关,且自复数个输入/输出接脚接收一第一位址。此方法包含接收一第一性能增强指示,且根据至少一个与该第一性能增强指示相关的信息,决定是否即将进行一增强读取操作。此方法包含等待n个时脉周期,其中n是一个整数,之后同时使用复数个输入/输出接脚自该集成电路中的一记忆数组输出数据。此方法包含进行一增强读取操作,根据与该性能增强指示相关的信息,决定即将进行一增强读取操作。在本方法的一实施例中,进行一增强读取操作包含接收一第二位址及一第二性能增强指示而不需要接收一读取命令。

7. 发明专利

TW200910370A 記憶體及其程式化方法 MEMORY AND METHOD FOR PROGRAMMING THE SAME 审中-公开
简体标题：内存及其进程化方法 MEMORY AND METHOD FOR PROGRAMMING THE SAME
公开(公告)号：TW200910370A
公开(公告)日：2009-03-01
申请号：TW096132337
申请日：2007-08-30
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：洪俊雄 HUNG, CHUN HSIUNG , 何信義 HO, HSIN YI , 何文喬 HO, WEN CHIAO
IPC分类号： G11C
摘要：一種記憶體程式化方法,記憶體包括多個多位階單元,每一個多位階單元包括一第一半單元及一第二半單元。此方法包括,首先,提供一目標位址及相對應之將要儲存之2n群資料,其中,n為正整數。之後,於一程式化迴圈內,依據目標位址,將2n群資料依序程式化於多位階單元,使得第一半單元所儲存之資料及第二半單元所儲存之資料係來自2n群資料之不同群。
简体摘要：一种内存进程化方法,内存包括多个多位阶单元,每一个多位阶单元包括一第一半单元及一第二半单元。此方法包括,首先,提供一目标位址及相对应之将要存储之2n群数据,其中,n为正整数。之后,于一进程化循环内,依据目标位址,将2n群数据依序进程化于多位阶单元,使得第一半单元所存储之数据及第二半单元所存储之数据系来自2n群数据之不同群。

8. 发明专利

TW200834582A 記憶體及其金屬位元線排列方法 MEMORY AND METHOD FOR METAL BIT LINE ARRANGEMENT THEREOF 审中-公开
简体标题：内存及其金属比特线排列方法 MEMORY AND METHOD FOR METAL BIT LINE ARRANGEMENT THEREOF
公开(公告)号：TW200834582A
公开(公告)日：2008-08-16
申请号：TW096113710
申请日：2007-04-18
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：何文喬 HO, WEN CHIAO , 張坤龍 CHANG, KUEN LONG , 洪俊雄 HUNG, CHUN HSIUNG
IPC分类号： G11C
CPC分类号： G11C7/18 , G11C7/02
摘要：一種金屬位元線排列方法,係應用於一虛擬接地陣列記憶體。記憶體具有多個記憶單元區塊,記憶單元區塊分別具有多個記憶單元、多個選擇電晶體及m條金屬位元線,m為正整數。記憶單元之汲極所電性連接之金屬位元線係定義為汲極金屬位元線,源極所電性連接之金屬位元線係定義為源極金屬位元線。金屬位元線排列方法包括,當被讀取時,使得被充電之金屬位元線不相鄰於目標記憶單元之源極金屬位元線。
简体摘要：一种金属比特线排列方法,系应用于一虚拟接地数组内存。内存具有多个记忆单元区块,记忆单元区块分别具有多个记忆单元、多个选择晶体管及m条金属比特线,m为正整数。记忆单元之汲极所电性连接之金属比特线系定义为汲极金属比特线,源极所电性连接之金属比特线系定义为源极金属比特线。金属比特线排列方法包括,当被读取时,使得被充电之金属比特线不相邻于目标记忆单元之源极金属比特线。

9. 发明专利

TW200832417A 一種用於序列周邊介面的方法與系統 METHOD AND SYSTRM FOR A SERIAL PERIPHERAL INTERFACE 审中-公开
简体标题：一种用于串行周边界面的方法与系统 METHOD AND SYSTRM FOR A SERIAL PERIPHERAL INTERFACE
公开(公告)号：TW200832417A
公开(公告)日：2008-08-01
申请号：TW097100717
申请日：2008-01-08
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：洪俊雄 HUNG, CHUN HSIUNG , 張坤龍 CHANG, KUEN LONG , 劉家和 LIU, CHIA HE
IPC分类号： G11C
CPC分类号： G11C7/1045 , G11C7/1072 , G11C7/22
摘要：本發明係提供一種包含序列周邊介面記憶元件的積體電路之雙重與四重輸入輸出資料讀取方法。在一實施例中,此記憶元件包含一時脈信號、複數個接腳及一組態暫存器。在一實施例中,此組態暫存器包括一等待週期計數。此方法包含同時使用第一及第二輸入/輸出接腳傳送一讀取位址至該記憶元件。在一實施例中,此讀取位址包含至少一第一位址位元及一第二位址位元,該第一位址位元使用該第一輸入/輸出接腳傳送而該第二位址位元使用該第二輸入/輸出接腳傳送。此方法包含存取記憶元件中與該位址相關的資料及等待與等待週期計數相關的一預定數目之時脈週期。此方法包含同時使用該第一和該第二輸入/輸出接腳自該記憶元件傳送該資料。
简体摘要：本发明系提供一种包含串行周边界面记忆组件的集成电路之双重与四重输入输出数据读取方法。在一实施例中,此记忆组件包含一时脉信号、复数个接脚及一组态寄存器。在一实施例中,此组态寄存器包括一等待周期计数。此方法包含同时使用第一及第二输入/输出接脚发送一读取位址至该记忆组件。在一实施例中,此读取位址包含至少一第一位址比特及一第二位址比特,该第一位址比特使用该第一输入/输出接脚发送而该第二位址比特使用该第二输入/输出接脚发送。此方法包含存取记忆组件中与该位址相关的数据及等待与等待周期计数相关的一预定数目之时脉周期。此方法包含同时使用该第一和该第二输入/输出接脚自该记忆组件发送该数据。

10. 发明专利

TWI297895B 非揮發記憶體補償讀取源極線之裝置及其源極電容匹配之方法 READ SOURCE LINE COMPENSATION IN A NON-VOLATILE MEMORY 有权
简体标题：非挥发内存补偿读取源极线之设备及其源极电容匹配之方法 READ SOURCE LINE COMPENSATION IN A NON-VOLATILE MEMORY
公开(公告)号：TWI297895B
公开(公告)日：2008-06-11
申请号：TW095101260
申请日：2006-01-12
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：余傳英 YU, CHUAN YING , 郭乃萍 KUO, NAI PING , 陳耕暉 CHEN, KEN HUI , 陳漢松 CHEN, HAN SUNG , 洪俊雄 HUNG, CHUN HSIUNG
IPC分类号： G11C
CPC分类号： G11C29/02 , G11C16/04 , G11C29/025 , G11C29/028 , G11C2029/5002
摘要：本發明在此所描述一種非揮發記憶電路,提供一有著複數個參考細胞的一參考記憶體,該複數個參考細胞藉由一互連導體條狀物被一組感應放大器所分享。每一參考記憶體中有著越多數目的記憶細胞,就可以產生較大電流用以對複數個源極線充電。這些複數個源極線耦接至該互連導體條狀物,以產生與耦接至一主記憶陣列中一記憶細胞之一源極線的電容匹配。當一矽晶圓產出後,分別測量一主記憶陣列源極線的電容値,以及一參考陣列源極線的電容値,來決定是否進行裁減。也可藉由裁減耦接至該互連導體條狀物與該參考記憶體的一組源極線之一,來進一步調整電容匹配,可以裁減源極線的一段,或是增長源極線的一段。
简体摘要：本发明在此所描述一种非挥发记忆电路,提供一有着复数个参考细胞的一参考内存,该复数个参考细胞借由一互连导体条状物被一组感应放大器所分享。每一参考内存中有着越多数目的记忆细胞,就可以产生较大电流用以对复数个源极线充电。这些复数个源极线耦接至该互连导体条状物,以产生与耦接至一主记忆数组中一记忆细胞之一源极线的电容匹配。当一硅晶圆产出后,分别测量一主记忆数组源极线的电容値,以及一参考数组源极线的电容値,来决定是否进行裁减。也可借由裁减耦接至该互连导体条状物与该参考内存的一组源极线之一,来进一步调整电容匹配,可以裁减源极线的一段,或是增长源极线的一段。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式