专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW231343B 免於資料線干擾之記憶塊分割的閃光記憶及具有閃光記憶的微電腦失效
简体标题：免于数据线干扰之记忆块分割的闪光记忆及具有闪光记忆的微电脑
公开(公告)号：TW231343B
公开(公告)日：1994-10-01
申请号：TW082101739
申请日：1993-03-09
申请人：日立超愛爾.愛斯.愛工程股份有限公司 , 日立製作所股份有限公司
发明人：伊藤高志 , 向井浩文 , 寺槷正明 , 佐藤齊尚 , 松原清 , 屋鋪直樹 , 馬場志朗
IPC分类号： G06F , G01N
CPC分类号： H01L27/11526 , G06F9/445 , G06F15/7814 , G06F15/7821 , G11C7/1045 , G11C16/0416 , G11C16/102 , G11C16/105 , G11C16/12 , G11C16/16 , G11C16/26 , G11C16/30 , G11C16/3418 , G11C16/3427 , G11C16/3445 , G11C16/3459 , H01L27/105 , H01L27/115 , H01L27/11531 , H01L27/11546 , Y02D10/43
摘要：可電性重寫閃光記憶裝置具有記憶格陣列，包含排成行列的多個記憶格，分成具有不同記憶容量的多個記憶塊。每一記憶塊包含一列以上的記憶格，其控制閘極接到在列方向延伸的相關字線導體。每一記憶塊之所有記憶格的源極接到相關且在列方向延伸的單一共同導體。記憶格的汲極接到在行方向延伸的各資料線導體。共同電壓控制電路供給每一記憶塊，將第一電位施於含有以施於寫入作業之相關資料線導體的選擇電壓所選擇之記憶格之記憶塊的共同導體，將高於第一電位的第二電位施於含有以施於相關資料線導體的選擇電壓所未選之記憶格且不含寫入作業之選擇記憶格之記憶塊的共同導體。具有形成於單一半導體晶片之中央處理單元和上述可電性重寫閃光記憶的微電腦包含接收作業模式信號的輸入端，將微電腦切換於第一和第二作業模式之間，第一作業模式中，在中央處理單元的控制下來重寫閃光記憶，第二作業模式中，在可外接到微電腦之獨立寫入電路的控制下來重寫閃光記憶。
简体摘要：可电性重写闪光记忆设备具有记忆格数组，包含排成行列的多个记忆格，分成具有不同记忆容量的多个记忆块。每一记忆块包含一列以上的记忆格，其控制闸极接到在列方向延伸的相关字线导体。每一记忆块之所有记忆格的源极接到相关且在列方向延伸的单一共同导体。记忆格的汲极接到在行方向延伸的各数据线导体。共同电压控制电路供给每一记忆块，将第一电位施于含有以施于写入作业之相关数据线导体的选择电压所选择之记忆格之记忆块的共同导体，将高于第一电位的第二电位施于含有以施于相关数据线导体的选择电压所未选之记忆格且不含写入作业之选择记忆格之记忆块的共同导体。具有形成於单一半导体芯片之中央处理单元和上述可电性重写闪光记忆的微电脑包含接收作业模式信号的输入端，将微电脑切换于第一和第二作业模式之间，第一作业模式中，在中央处理单元的控制下来重写闪光记忆，第二作业模式中，在可外置到微电脑之独立写入电路的控制下来重写闪光记忆。

2. 发明专利

TW424192B 微電腦失效
简体标题：微电脑
公开(公告)号：TW424192B
公开(公告)日：2001-03-01
申请号：TW084113247
申请日：1995-12-12
申请人：日立製作所股份有限公司
发明人：大須賀宏 , 木內淳 , 長谷川博宣 , 馬路徹 , 野口孝樹 , 赤尾泰 , 馬場志朗
IPC分类号： G06F
CPC分类号： G06F9/3877 , G06F9/30145 , G06F9/30167 , G06F9/3824 , G06F15/7857
摘要：內藏存儲器係2面化於第l存儲器5，7及第2存儲器4，6，由第3總線X A B，X D B及第2總線YAB，Y D B分別可並聯存取。因此，C P U芯2可自內藏存儲器同時將2個數據轉送D S P引擎3。又，第3之總線 X A B，X D B及第2總線Y A B，Y D B，與外部接口之第l總線I A B，I D B及第2總線Y A B，Y D B，與外部接口之第l總線I A B，I D B一同個別化， C P U芯2係平行於第2存儲器4，6及第l存儲器5，7之存取亦可外部存儲器存取。
简体摘要：内藏存储器系2面化于第l存储器5，7及第2存储器4，6，由第3总线X A B，X D B及第2总线YAB，Y D B分别可并联存取。因此，C P U芯2可自内藏存储器同时将2个数据转送D S P发动机3。又，第3之总线 X A B，X D B及第2总线Y A B，Y D B，与外部接口之第l总线I A B，I D B及第2总线Y A B，Y D B，与外部接口之第l总线I A B，I D B一同个别化， C P U芯2系平行于第2存储器4，6及第l存储器5，7之存取亦可外部存储器存取。

3. 发明专利

TW318229B 資料處理裝置失效
简体标题：数据处理设备
公开(公告)号：TW318229B
公开(公告)日：1997-10-21
申请号：TW085111095
申请日：1996-09-11
申请人：日立製作所股份有限公司
发明人：木內淳 , 赤尾泰 , 波多野雄治 , 馬場志朗 , 馬路徹 , 野口孝樹
IPC分类号： G06F
CPC分类号： G06F9/30014 , G06F9/30036 , G06F9/30043
摘要：一種資料處理裝置，在同一晶粒上裝載控制全部系統所需之一般用運算處理單元，及具有有效的處理數位信號所需之積和運算功能之數位信號處理單元之微電腦及數位信號處理機中，可防止因運算器所處理之資料型式之不同而造成之處理步驟次數之增大，可提高數位信號處理之效率。以處理固定小數點資料之運算單元做為數位信號處理單元，與習用之整數運算指令分開的設置執行固定小數點資料運算之指令。在數位信號處理單元與記憶體或外部之資料傳送動作時，若要傳送位元長度小於運算精確度之資料，則使其具有輸入及輸出儲存資料之暫存器之上位側之資料之功能，與以習用之整數資料為前提之傳送指令分開的設置做為固定小數點資料之資料傳送指令。如此可減少以整數資料處琩單元執行數位信號處理時發生之多餘之校正處理。
简体摘要：一种数据处理设备，在同一晶粒上装载控制全部系统所需之一般用运算处理单元，及具有有效的处理数码信号所需之积和运算功能之数码信号处理单元之微电脑及数码信号处理机中，可防止因运算器所处理之数据型式之不同而造成之处理步骤次数之增大，可提高数码信号处理之效率。以处理固定小数点数据之运算单元做为数码信号处理单元，与习用之整数运算指令分开的设置运行固定小数点数据运算之指令。在数码信号处理单元与内存或外部之数据发送动作时，若要发送比特长度小于运算精确度之数据，则使其具有输入及输出存储数据之寄存器之上位侧之数据之功能，与以习用之整数数据为前提之发送指令分开的设置做为固定小数点数据之数据发送指令。如此可减少以整数数据处琩单元运行数码信号处理时发生之多余之校正处理。

4. 发明专利

TW432326B 微電腦失效
简体标题：微电脑
公开(公告)号：TW432326B
公开(公告)日：2001-05-01
申请号：TW085114414
申请日：1995-12-12
申请人：日立製作所股份有限公司
发明人：大須賀宏 , 木內淳 , 長谷川博宣 , 馬路徹 , 野口孝樹 , 赤尾泰 , 馬場志朗
IPC分类号： G06F
CPC分类号： G06F9/3877 , G06F9/30145 , G06F9/30167 , G06F9/3824 , G06F15/7857
摘要：內藏存儲器係2面化於第l存儲器5，7及第2存儲器4，6，由第3總線XAB，X D B及第2總線 Y A B，Y D B分別可並聯存取。因此，CPU芯2可自內藏存儲器同時將2個數據轉送DSP引擎3。又，第3之總線 XAB，XDB及第2總線YAB，YDB，與外部接口之第l總線IAB，IDB及第2總線YAB，YDB，與外部接口之第l總線IAB，IDB一同個別化， C P U芯2係平行於第2存儲器4，6及第l存儲器5，7之存取亦可外部存儲器存取。
简体摘要：内藏存储器系2面化于第l存储器5，7及第2存储器4，6，由第3总线XAB，X D B及第2总线 Y A B，Y D B分别可并联存取。因此，CPU芯2可自内藏存储器同时将2个数据转送DSP发动机3。又，第3之总线 XAB，XDB及第2总线YAB，YDB，与外部接口之第l总线IAB，IDB及第2总线YAB，YDB，与外部接口之第l总线IAB，IDB一同个别化， C P U芯2系平行于第2存储器4，6及第l存储器5，7之存取亦可外部存储器存取。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式