专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI222050B 半導體裝置、顯示器裝置、及信號傳輸系統 SEMICONDUCTOR DEVICE, DISPLAY DEVICE, AND SIGNAL TRANSMISSION SYSTEM 失效
简体标题：半导体设备、显示器设备、及信号传输系统 SEMICONDUCTOR DEVICE, DISPLAY DEVICE, AND SIGNAL TRANSMISSION SYSTEM
公开(公告)号：TWI222050B
公开(公告)日：2004-10-11
申请号：TW092112318
申请日：2003-05-06
申请人：富士通股份有限公司 FUJITSU LIMITED
发明人：熊谷正雄 KUMAGAI, MASAO , 鵜戶真也 UDO, SHINYA
IPC分类号： G09G
CPC分类号： G09G3/20 , G09G3/3688 , G09G2310/0275 , G09G2310/08 , G09G2370/08
摘要：一種顯示器裝置包括數個被串級連接的資料驅動器，並且防止一信號之負載比之由誤差之累積所引起的變化。在該數個資料驅動器中之每一者中：一個接收從外部供應之第一信號的第一輸入電路；一個響應於由該第一輸入電路所接收之第一信號來接收從外部供應之第二信號的第二輸入電路；一個根據由該第二輸入電路所接收之第二信號來執行信號處理的信號處理電路；一個把由該第一輸入電路所接收之第一信號反相，並且輸出被反相之第一信號的第一輸出電路；及一個把由該第二輸入電路所接收之第二信號延遲一預定之量，並且把被延遲之第二信號輸出的第二輸出電路。
简体摘要：一种显示器设备包括数个被串级连接的数据驱动器，并且防止一信号之负载比之由误差之累积所引起的变化。在该数个数据驱动器中之每一者中：一个接收从外部供应之第一信号的第一输入电路；一个响应于由该第一输入电路所接收之第一信号来接收从外部供应之第二信号的第二输入电路；一个根据由该第二输入电路所接收之第二信号来运行信号处理的信号处理电路；一个把由该第一输入电路所接收之第一信号反相，并且输出被反相之第一信号的第一输出电路；及一个把由该第二输入电路所接收之第二信号延迟一预定之量，并且把被延迟之第二信号输出的第二输出电路。

2. 发明专利

TW200514008A 運算放大器、線路驅動器及液晶顯示器裝置 OPERATIONAL AMPLIFIER, LINE DRIVER, AND LIQUID CRYSTAL DISPLAY DEVICE 审中-公开
简体标题：运算放大器、线路驱动器及液晶显示器设备 OPERATIONAL AMPLIFIER, LINE DRIVER, AND LIQUID CRYSTAL DISPLAY DEVICE
公开(公告)号：TW200514008A
公开(公告)日：2005-04-16
申请号：TW093108362
申请日：2004-03-26
申请人：富士通股份有限公司 FUJITSU LIMITED
发明人：笠井稔彥 KASAI, TOSHIHIKO , 鵜戶真也 UDO, SHINYA , 國分政利 KOKUBUN, MASATOSHI , 木崎貴洋 KIZAKI, YOSHIHIRO
IPC分类号： G09G
CPC分类号： H03F3/45753 , G09G3/3688
摘要：本發明提供一種運算放大器能夠在較短期間實施偏移抵消、線路驅動器能夠縮短水平期間、以及液晶顯示裝置。在本發明之運算放大器中，可以藉由一種結構將用於回饋控制所須時間較通常縮得更短。此在水平期間H1其為先前之水平期間中之輸出電壓VO、被界定為在偏移抵消準備期間HC2中之參考電壓。因而，藉由回饋控制將輸出電壓VO(2)僅改變偏移電壓VO(2)。在本發明之線路驅動器中，此未使用於輸出顯示資料D1至D6之運算放大器實施偏移抵消操作，且其在每一水平期間上連續位移。由於在輸出期間中不再須要包括偏移抵消準備期間，而可以進一步縮短水平期間。
简体摘要：本发明提供一种运算放大器能够在较短期间实施偏移抵消、线路驱动器能够缩短水平期间、以及液晶显示设备。在本发明之运算放大器中，可以借由一种结构将用于回馈控制所须时间较通常缩得更短。此在水平期间H1其为先前之水平期间中之输出电压VO、被界定为在偏移抵消准备期间HC2中之参考电压。因而，借由回馈控制将输出电压VO(2)仅改变偏移电压VO(2)。在本发明之线路驱动器中，此未使用于输出显示数据D1至D6之运算放大器实施偏移抵消操作，且其在每一水平期间上连续位移。由于在输出期间中不再须要包括偏移抵消准备期间，而可以进一步缩短水平期间。

3. 发明专利

TWI227944B 半導體積體電路 SEMICONDUCTOR INTEGRATED CIRCUIT 有权
简体标题：半导体集成电路 SEMICONDUCTOR INTEGRATED CIRCUIT
公开(公告)号：TWI227944B
公开(公告)日：2005-02-11
申请号：TW092132240
申请日：2003-11-18
申请人：富士通股份有限公司 FUJITSU LIMITED
发明人：木崎貴洋 KIZAKI, YOSHIHIRO , 工藤修 KUDO, OSAMU , 鵜戶真也 UDO, SHINYA , 笠井稔彥 KASAI, TOSHIHIKO
IPC分类号： H01L
CPC分类号： G05F3/30
摘要：偏壓電路係在第一節點產生第一電壓，而根據該第一電壓，第二電流來源產生待供應至內部電路之電源電流，其中該內部電路包括電晶體。在校正電路中之校正電晶體供應該第一節點校正電流，而該校正電流係根據固定電壓而產生。因為這樣，該第一電壓係根據該校正電流來調整，因而避免由電晶體之臨界電壓變化以及溫度變化來決定該內部電路之操作速度的改變。繼而提昇產能，且與製程中於半導體積體電路晶片之間所產生之臨界電壓之變化無關。此外，可降低該內部電路之操作速度之溫度相依性，進而提昇半導體積體電路之產能。
简体摘要：偏压电路系在第一节点产生第一电压，而根据该第一电压，第二电流来源产生待供应至内部电路之电源电流，其中该内部电路包括晶体管。在校正电路中之校正晶体管供应该第一节点校正电流，而该校正电流系根据固定电压而产生。因为这样，该第一电压系根据该校正电流来调整，因而避免由晶体管之临界电压变化以及温度变化来决定该内部电路之操作速度的改变。继而提升产能，且与制程中于半导体集成电路芯片之间所产生之临界电压之变化无关。此外，可降低该内部电路之操作速度之温度相依性，进而提升半导体集成电路之产能。

4. 发明专利

TW578138B 無工作比錯誤累積之虞的積體電路有权
简体标题：无工作比错误累积之虞的集成电路
公开(公告)号：TW578138B
公开(公告)日：2004-03-01
申请号：TW092100435
申请日：2003-01-09
申请人：富士通股份有限公司 FUJITSU LIMITED
发明人：熊谷正雄 KUMAGAI, MASAO , 福田英人 FUKUDA, HIDETO , 鵜戶真也 UDO, SHINYA
IPC分类号： G09G
CPC分类号： G09G3/3688
摘要：本發明係關於一種積體電路，其包含：一組第一信號反相切換電路，其接收一組從其外部被供應之信號作為第一輸入信號，接著反應於切換信號之第一狀態而輸出其邏輯反相後之第一輸入信號以及反應於切換信號之第二狀態而輸出無邏輯反相之第一輸入信號；一組信號處理電路，其依據該第一信號反相切換電路之輸出而進行信號處理；以及一組第二信號反相切換電路，其接收該第一信號反相切換電路的輸出作為第二輸入信號，接著反應於切換信號之第二狀態而輸出其邏輯反相之第二輸入信號以及反應於切換信號之第一狀態而輸出無邏輯反相之第二輸入信號。
简体摘要：本发明系关于一种集成电路，其包含：一组第一信号反相切换电路，其接收一组从其外部被供应之信号作为第一输入信号，接着反应于切换信号之第一状态而输出其逻辑反相后之第一输入信号以及反应于切换信号之第二状态而输出无逻辑反相之第一输入信号；一组信号处理电路，其依据该第一信号反相切换电路之输出而进行信号处理；以及一组第二信号反相切换电路，其接收该第一信号反相切换电路的输出作为第二输入信号，接着反应于切换信号之第二状态而输出其逻辑反相之第二输入信号以及反应于切换信号之第一状态而输出无逻辑反相之第二输入信号。

5. 发明专利

TWI277048B 用以驅動顯示器之方法及用於顯示器之驅動電路 METHOD FOR DRIVING DISPLAY AND DRIVE CIRCUIT FOR DISPLAY 有权
简体标题：用以驱动显示器之方法及用于显示器之驱动电路 METHOD FOR DRIVING DISPLAY AND DRIVE CIRCUIT FOR DISPLAY
公开(公告)号：TWI277048B
公开(公告)日：2007-03-21
申请号：TW092131095
申请日：2003-11-06
申请人：富士通股份有限公司 FUJITSU LIMITED
发明人：福田英人 FUKUDA, HIDETO , 鵜戶真也 UDO, SHINYA , 熊谷正雄 KUMAGAI, MASAO , 工藤修 KUDO, OSAMU
IPC分类号： G09G
CPC分类号： G09G3/2011 , G09G3/20 , G09G3/3614 , G09G3/3688 , G09G3/3696 , G09G2310/027 , G09G2310/0297 , H03M1/069 , H03M1/687 , H03M1/76 , H03M1/765
摘要：一種顯示器之驅動電路，其減少選擇電路中之閘數目以縮小晶片面積。該驅動電路包含用以利用分割一預定參考電壓而產生多數個分割電壓之一組第一電壓分割電路。一組選擇電路接收一選擇信號且選擇該等分割電壓之一組。該選擇電路包含多數個第一切換電路，其反應於該選擇信號而選擇地被致動以選擇該等分割電壓之一組。各該第一切換電路被提供一組邏輯切換功能且當被致動時具有一導通電阻。該等第一切換電路之被致動的一組利用進一步地分割該等分割電壓之被選擇的一組而產生該像素電壓。
简体摘要：一种显示器之驱动电路，其减少选择电路中之闸数目以缩小芯片面积。该驱动电路包含用以利用分割一预定参考电压而产生多数个分割电压之一组第一电压分割电路。一组选择电路接收一选择信号且选择该等分割电压之一组。该选择电路包含多数个第一切换电路，其反应于该选择信号而选择地被致动以选择该等分割电压之一组。各该第一切换电路被提供一组逻辑切换功能且当被致动时具有一导通电阻。该等第一切换电路之被致动的一组利用进一步地分割该等分割电压之被选择的一组而产生该像素电压。

6. 发明专利

TWI224304B 裝配有用於串級連接之轉移電路的半導體裝置 SEMICONDUCTOR DEVICE EQUIPPED WITH TRANSFER CIRCUIT FOR CASCADE CONNECTION 有权
简体标题：装配有用于串级连接之转移电路的半导体设备 SEMICONDUCTOR DEVICE EQUIPPED WITH TRANSFER CIRCUIT FOR CASCADE CONNECTION
公开(公告)号：TWI224304B
公开(公告)日：2004-11-21
申请号：TW091124239
申请日：2002-10-21
申请人：富士通股份有限公司 FUJITSU LIMITED
发明人：熊谷正雄 KUMAGAI, MASAO , 鵜戶真也 UDO, SHINYA
IPC分类号： G09G , G02F
CPC分类号： G09G3/3685
摘要：一轉移電路(25)包括二組輸入電路(52A)與輸出電路(53B)，其允許雙向之轉移。輸入電路(52A)將外部輸入資料信號 DI11A與DI12A分解為與時鐘信號CLK同步之線路L11至L14上的信號以降低其頻率。輸出電路(53B)將與時鐘信號CLK同步之分解後信號合成以重新產生該等原始信號並將之輸出作為外部輸出資料信號DO11B與DO12B。在任一線路L11至L14或 L21至L24上的信號被多工器(57)選擇以提供至一主體電路。
简体摘要：一转移电路(25)包括二组输入电路(52A)与输出电路(53B)，其允许双向之转移。输入电路(52A)将外部输入数据信号 DI11A与DI12A分解为与时钟信号CLK同步之线路L11至L14上的信号以降低其频率。输出电路(53B)将与时钟信号CLK同步之分解后信号合成以重新产生该等原始信号并将之输出作为外部输出数据信号DO11B与DO12B。在任一线路L11至L14或 L21至L24上的信号被多任务器(57)选择以提供至一主体电路。

7. 发明专利

TW200414500A 半導體積體電路 SEMICONDUCTOR INTEGRATED CIRCUIT 审中-公开
简体标题：半导体集成电路 SEMICONDUCTOR INTEGRATED CIRCUIT
公开(公告)号：TW200414500A
公开(公告)日：2004-08-01
申请号：TW092132240
申请日：2003-11-18
申请人：富士通股份有限公司 FUJITSU LIMITED
发明人：木崎貴洋 KIZAKI, YOSHIHIRO , 工藤修 KUDO, OSAMU , 鵜戶真也 UDO, SHINYA , 笠井稔彥 KASAI, TOSHIHIKO
IPC分类号： H01L
CPC分类号： G05F3/30
摘要：偏壓電路係在第一節點產生第一電壓，而根據該第一電壓，第二電流來源產生待供應至內部電路之電源電流，其中該內部電路包括電晶體。在校正電路中之校正電晶體供應該第一節點校正電流，而該校正電流係根據固定電壓而產生。因為這樣，該第一電壓係根據該校正電流來調整，因而避免由電晶體之臨界電壓變化以及溫度變化來決定該內部電路之操作速度的改變。繼而提昇產能，且與製程中於半導體積體電路晶片之間所產生之臨界電壓之變化無關。此外，可降低該內部電路之操作速度之溫度相依性，進而提昇半導體積體電路之產能。
简体摘要：偏压电路系在第一节点产生第一电压，而根据该第一电压，第二电流来源产生待供应至内部电路之电源电流，其中该内部电路包括晶体管。在校正电路中之校正晶体管供应该第一节点校正电流，而该校正电流系根据固定电压而产生。因为这样，该第一电压系根据该校正电流来调整，因而避免由晶体管之临界电压变化以及温度变化来决定该内部电路之操作速度的改变。继而提升产能，且与制程中于半导体集成电路芯片之间所产生之临界电压之变化无关。此外，可降低该内部电路之操作速度之温度相依性，进而提升半导体集成电路之产能。

8. 发明专利

TW200838103A 電源供應器電路、電源供應器控制電路及電源供應器控制方法 POWER SUPPLY CIRCUIT, POWER SUPPLY CONTROL CIRCUIT AND POWER SUPPLY CONTROL METHOD 审中-公开
简体标题：电源供应器电路、电源供应器控制电路及电源供应器控制方法 POWER SUPPLY CIRCUIT, POWER SUPPLY CONTROL CIRCUIT AND POWER SUPPLY CONTROL METHOD
公开(公告)号：TW200838103A
公开(公告)日：2008-09-16
申请号：TW097101330
申请日：2008-01-14
申请人：富士通股份有限公司 FUJITSU LIMITED
发明人：鵜戶真也 UDO, SHINYA
IPC分类号： H02M
CPC分类号： H02M3/1584 , G06F1/26 , H02M1/36 , H02M2001/008 , Y10T307/406 , Y10T307/729
摘要：在本案中,多個DC-DC變換器經由用於開始序列控制與停止序列控制共同被使用之多條控制信號線路被梯級連接。該等DC-DC變換器之每一個被構成而包括一序列控制電路,其開始一開始作業連同一在先前的階段側之控制信號線路的啓動,並啓動在後續的階段側之一控制信號線路連同該開始作業的完成,及開始一停止作業連同該控制信號線路在後續的階段側之解除啓動,並解除啓動在該先前的階段側之該控制信號線路連同該停止作業的完成。
简体摘要：在本案中,多个DC-DC变换器经由用于开始串行控制与停止串行控制共同被使用之多条控制信号线路被梯级连接。该等DC-DC变换器之每一个被构成而包括一串行控制电路,其开始一开始作业连同一在先前的阶段侧之控制信号线路的启动,并启动在后续的阶段侧之一控制信号线路连同该开始作业的完成,及开始一停止作业连同该控制信号线路在后续的阶段侧之解除启动,并解除启动在该先前的阶段侧之该控制信号线路连同该停止作业的完成。

9. 发明专利

TWI234758B 運算放大器、線路驅動器及液晶顯示器裝置 OPERATIONAL AMPLIFIER, LINE DRIVER, AND LIQUID CRYSTAL DISPLAY DEVICE 有权
简体标题：运算放大器、线路驱动器及液晶显示器设备 OPERATIONAL AMPLIFIER, LINE DRIVER, AND LIQUID CRYSTAL DISPLAY DEVICE
公开(公告)号：TWI234758B
公开(公告)日：2005-06-21
申请号：TW093108362
申请日：2004-03-26
申请人：富士通股份有限公司 FUJITSU LIMITED
发明人：笠井稔彥 KASAI, TOSHIHIKO , 鵜戶真也 UDO, SHINYA , 國分政利 KOKUBUN, MASATOSHI , 木崎貴洋 KIZAKI, YOSHIHIRO
IPC分类号： G09G
CPC分类号： H03F3/45753 , G09G3/3688
摘要：本發明提供一種運算放大器能夠在較短期間實施偏移抵消、線路驅動器能夠縮短水平期間、以及液晶顯示裝置。在本發明之運算放大器中，可以藉由一種結構將用於回饋控制所須時間較通常縮得更短。此在水平期間H1其為先前之水平期間中之輸出電壓VO、被界定為在偏移抵消準備期間HC2中之參考電壓。因而，藉由回饋控制將輸出電壓VO(2)僅改變偏移電壓VO(2)。在本發明之線路驅動器中，此未使用於輸出顯示資料D1至D6之運算放大器實施偏移抵消操作，且其在每一水平期間上連續位移。由於在輸出期間中不再須要包括偏移抵消準備期間，而可以進一步縮短水平期間。
简体摘要：本发明提供一种运算放大器能够在较短期间实施偏移抵消、线路驱动器能够缩短水平期间、以及液晶显示设备。在本发明之运算放大器中，可以借由一种结构将用于回馈控制所须时间较通常缩得更短。此在水平期间H1其为先前之水平期间中之输出电压VO、被界定为在偏移抵消准备期间HC2中之参考电压。因而，借由回馈控制将输出电压VO(2)仅改变偏移电压VO(2)。在本发明之线路驱动器中，此未使用于输出显示数据D1至D6之运算放大器实施偏移抵消操作，且其在每一水平期间上连续位移。由于在输出期间中不再须要包括偏移抵消准备期间，而可以进一步缩短水平期间。

10. 发明专利

TW200411622A 用以驅動顯示器之方法及用於顯示器之驅動電路 METHOD FOR DRIVING DISPLAY AND DRIVE CIRCUIT FOR DISPLAY 审中-公开
简体标题：用以驱动显示器之方法及用于显示器之驱动电路 METHOD FOR DRIVING DISPLAY AND DRIVE CIRCUIT FOR DISPLAY
公开(公告)号：TW200411622A
公开(公告)日：2004-07-01
申请号：TW092131095
申请日：2003-11-06
申请人：富士通股份有限公司 FUJITSU LIMITED
发明人：福田英人 FUKUDA, HIDETO , 鵜戶真也 UDO, SHINYA , 熊谷正雄 KUMAGAI, MASAO , 工藤修 KUDO, OSAMU
IPC分类号： G09G
CPC分类号： G09G3/2011 , G09G3/20 , G09G3/3614 , G09G3/3688 , G09G3/3696 , G09G2310/027 , G09G2310/0297 , H03M1/069 , H03M1/687 , H03M1/76 , H03M1/765
摘要：一種顯示器之驅動電路，其減少選擇電路中之閘數目以縮小晶片面積。該驅動電路包含用以利用分割一預定參考電壓而產生多數個分割電壓之一組第一電壓分割電路。一組選擇電路接收一選擇信號且選擇該等分割電壓之一組。該選擇電路包含多數個第一切換電路，其反應於該選擇信號而選擇地被致動以選擇該等分割電壓之一組。各該第一切換電路被提供一組邏輯切換功能且當被致動時具有一導通電阻。該等第一切換電路之被致動的一組利用進一步地分割該等分割電壓之被選擇的一組而產生該像素電壓。
简体摘要：一种显示器之驱动电路，其减少选择电路中之闸数目以缩小芯片面积。该驱动电路包含用以利用分割一预定参考电压而产生多数个分割电压之一组第一电压分割电路。一组选择电路接收一选择信号且选择该等分割电压之一组。该选择电路包含多数个第一切换电路，其反应于该选择信号而选择地被致动以选择该等分割电压之一组。各该第一切换电路被提供一组逻辑切换功能且当被致动时具有一导通电阻。该等第一切换电路之被致动的一组利用进一步地分割该等分割电压之被选择的一组而产生该像素电压。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式