专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201140585A 記憶體裝置、記憶體控制器及記憶體系統（四） MEMORY DEVICE, MEMORY CONTROLLER AND MEMORY SYSTEM 审中-公开
简体标题：内存设备、内存控制器及内存系统（四） MEMORY DEVICE, MEMORY CONTROLLER AND MEMORY SYSTEM
公开(公告)号：TW201140585A
公开(公告)日：2011-11-16
申请号：TW100127968
申请日：2007-06-25
申请人：富士通半導體股份有限公司
发明人：川久保智廣 , 山口秀策 , 池田仁史 , 內田敏也 , 小林廣之 , 神田達哉 , 山本喜史 , 白川曉 , 宮本哲生 , 大塚龍志 , 高橋秀長 , 栗田昌德 , 鎌田心之介 , 佐藤綾子
IPC分类号： G11C
CPC分类号： G11C11/406 , G11C7/1027 , G11C8/12 , G11C11/40618 , G11C11/4087
摘要：提供一種記憶體裝置，該記憶體裝置的一記憶體控制器，以及它的一記憶體系統，其中由該記憶體裝置之再新操作所引起的有效頻寬的減少已被解決。依據來自一記憶體控制器的一命令被操作的一記憶體裝置具有複數個記憶體組，其等分別具有包括記憶體單元陣列的記憶體核心及解碼器並由記憶體組位址選擇；以及一控制電路，其依據一背後的再新命令，使該記憶體控制器所設定的再新目標記憶體組內的記憶體核心連續執行再新操作數次，該次數對應於該記憶體控制器所設定的再新叢發長度，以及在該等再新目標記憶體組內的記憶體核心所執行該再新操作期間，依據一正常的操作命令，進一步使除了該等再新目標記憶體組以外的由該等記憶體組位址選擇的記憶體組內的記憶體核心執行對應于該正常操作命令的正常記憶體操作。
简体摘要：提供一种内存设备，该内存设备的一内存控制器，以及它的一内存系统，其中由该内存设备之再新操作所引起的有效带宽的减少已被解决。依据来自一内存控制器的一命令被操作的一内存设备具有复数个内存组，其等分别具有包括内存单元数组的内存内核及译码器并由内存组位址选择；以及一控制电路，其依据一背后的再新命令，使该内存控制器所设置的再新目标内存组内的内存内核连续运行再新操作数次，该次数对应于该内存控制器所设置的再新丛发长度，以及在该等再新目标内存组内的内存内核所运行该再新操作期间，依据一正常的操作命令，进一步使除了该等再新目标内存组以外的由该等内存组位址选择的内存组内的内存内核运行对应于该正常操作命令的正常内存操作。

2. 发明专利

TWI336084B 記憶體裝置、記憶體控制器及記憶體系統（二） MEMORY DEVICE, MEMORY CONTROLLER AND MEMORY SYSTEM 有权
简体标题：内存设备、内存控制器及内存系统（二） MEMORY DEVICE, MEMORY CONTROLLER AND MEMORY SYSTEM
公开(公告)号：TWI336084B
公开(公告)日：2011-01-11
申请号：TW096121516
申请日：2007-06-14
申请人：富士通半導體股份有限公司
发明人：池田仁史 , 佐藤貴彥 , 神田達哉 , 內田敏也 , 小林廣之 , 白川曉 , 宮本哲生 , 山本喜史 , 大塚龍志 , 高橋秀長 , 栗田昌德 , 鎌田心之介 , 佐藤綾子
IPC分类号： G11C
CPC分类号： G11C8/12 , G06F12/0207
摘要：該記憶體裝置具有：複數個記憶體組，每個都有具有分別由列位址選擇的複數個頁面區域的一記憶體單元陣列，且每個都由一記憶體組位址選擇；一列控制器，其依據一第一操作碼來控制每一記憶體組內的頁面區域的啟動；以及一組資料輸入/輸出終端。每一被啟動的頁面區域內的一記憶體單元區域根據該行位址被存取。該列控制器依據與該第一命令一起被提供的多記憶體組資訊及一被提供的記憶體組位址來產生該等記憶體組的記憶體組啟動信號，以及依據該被提供的記憶體組位址及一被提供的列位址來產生每一記憶體組的列位址。該等記憶體組依據該等記憶體組啟動信號及該列位址計算器所產生的列位址來啟動該等頁面區域。
简体摘要：该内存设备具有：复数个内存组，每个都有具有分别由列位址选择的复数个页面区域的一内存单元数组，且每个都由一内存组位址选择；一列控制器，其依据一第一操作码来控制每一内存组内的页面区域的启动；以及一组数据输入/输出终端。每一被启动的页面区域内的一内存单元区域根据该行位址被存取。该列控制器依据与该第一命令一起被提供的多内存组信息及一被提供的内存组位址来产生该等内存组的内存组启动信号，以及依据该被提供的内存组位址及一被提供的列位址来产生每一内存组的列位址。该等内存组依据该等内存组启动信号及该列位址计算器所产生的列位址来启动该等页面区域。

4. 发明专利

TWI378451B 記憶體裝置、記憶體控制器及記憶體系統（一） MEMORY DEVICE, MEMORY CONTROLLER AND MEMORY SYSTEM 有权
简体标题：内存设备、内存控制器及内存系统（一） MEMORY DEVICE, MEMORY CONTROLLER AND MEMORY SYSTEM
公开(公告)号：TWI378451B
公开(公告)日：2012-12-01
申请号：TW096121521
申请日：2007-06-14
申请人：富士通半導體股份有限公司
发明人：佐藤貴彥 , 內田敏也 , 神田達哉 , 宮本哲生 , 白川曉 , 山本喜史 , 大塚龍志 , 高橋秀長 , 栗田昌德 , 鎌田心之介 , 佐藤綾子
IPC分类号： G11C
CPC分类号： G11C11/4087 , G09G5/393 , G09G5/395 , G11C8/12
摘要：能夠有效地存取二維陣列資料的一矩形區域的一種影像記憶體、影像記憶體系統及記憶體控制器被提供。該記憶體裝置具有：具有複數個記憶體單元區域的一記憶體單元陣列，每一記憶體單元區域都由位址選擇；複數個輸入/輸出終端；以及被提供在該記憶體單元陣列與該等輸入/輸出終端之間的一輸入/輸出單元。每一記憶體單元區域在其中儲存分別對應於該等輸入/輸出終端的複數個位元組或位元的資料，且該記憶體單元陣列與該輸入/輸出單元依據一第一操作碼，根據輸入位址以及該等位元組或位元的組合資訊來存取被儲存在對應於該輸入位址的一第一記憶體單元區域中以及與該第一記憶體單元區域相鄰的一第二記憶體單元區域中的複數個位元組或位元，然後根據該組合資訊，將來自該被存取的第一及第二記憶體單元區域內的該等位元組或位元中的，該等位元組或位元之一組合與該等輸入/輸出終端相聯。
简体摘要：能够有效地存取二维数组数据的一矩形区域的一种影像内存、影像内存系统及内存控制器被提供。该内存设备具有：具有复数个内存单元区域的一内存单元数组，每一内存单元区域都由位址选择；复数个输入/输出终端；以及被提供在该内存单元数组与该等输入/输出终端之间的一输入/输出单元。每一内存单元区域在其中存储分别对应于该等输入/输出终端的复数个字节或比特的数据，且该内存单元数组与该输入/输出单元依据一第一操作码，根据输入位址以及该等字节或比特的组合信息来存取被存储在对应于该输入位址的一第一内存单元区域中以及与该第一内存单元区域相邻的一第二内存单元区域中的复数个字节或比特，然后根据该组合信息，将来自该被存取的第一及第二内存单元区域内的该等字节或比特中的，该等字节或比特之一组合与该等输入/输出终端相联。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式