专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI520137B 半導體記憶裝置及其製造方法有权
简体标题：半导体记忆设备及其制造方法
公开(公告)号：TWI520137B
公开(公告)日：2016-02-01
申请号：TW102136871
申请日：2013-10-11
申请人：吉帝偉士股份有限公司 , J-DEVICES CORPORATION
发明人：板倉悟 , ITAKURA, SATORU , 勝又章夫 , KATSUMATA, AKIO , 梅木昭宏 , UMEKI, AKIHIRO , 白石靖 , SHIRAISHI, YASUSHI , 阿部純一郎 , ABE, JUNICHIRO
IPC分类号： G11C16/06 , H01L27/115
CPC分类号： G11C16/30 , G06F3/00 , G11C5/02 , G11C5/025 , G11C5/06 , G11C5/063 , G11C7/10 , G11C7/1069 , G11C11/4096 , H01L22/10 , H01L25/0657 , H01L25/105 , H01L25/18 , H01L2224/16225 , H01L2225/06562 , H01L2225/1023 , H01L2225/1041 , H01L2225/1058 , H01L2924/15311 , H01L2924/19105

2. 发明专利

TW201633485A 半導體裝置审中-公开
简体标题：半导体设备
公开(公告)号：TW201633485A
公开(公告)日：2016-09-16
申请号：TW104141901
申请日：2015-12-14
申请人：吉帝偉士股份有限公司 , J-DEVICES CORPORATION
发明人：池元義彦 , IKEMOTO, YOSHIHIKO , 澤地茂典 , SAWACHI, SHIGENORI , 谷口文彦 , TANIGUCHI, FUMIHIKO , 勝又章夫 , KATSUMATA, AKIO
IPC分类号： H01L23/498 , H01L23/31
CPC分类号： H01L23/3142 , H01L23/3128 , H01L23/49816 , H01L23/5227 , H01L23/552 , H01L24/19 , H01L24/20 , H01L2224/04105 , H01L2224/12105 , H01L2224/32225 , H01L2224/32245 , H01L2224/73267
摘要：本發明提供一種即使使用金屬平板作為支持體也能減少金屬平板中的渦電流之產生及提高其中的RF電路的Q值之半導體裝置。本發明之半導體裝置包括：金屬平板1；第一絕緣材料層4a，其係形成於該金屬平板1的一個主面上；半導體晶片2，其係以元件電路面朝上的方式透過黏著層3安裝在該第一絕緣材料層4a的表面上；第二絕緣材料層4b，其係密封該半導體晶片2及其周邊；配線層5，其係設在該第二絕緣材料層4b中且部分延伸到該半導體晶片2的周邊區域；導通部6，其係設在該第二絕緣材料層4b中且將該半導體晶片2的元件電路面上的電極22與該配線層5連接起來；以及外部電極7，其係形成於該配線層5上。
简体摘要：本发明提供一种即使使用金属平板作为支持体也能减少金属平板中的涡电流之产生及提高其中的RF电路的Q值之半导体设备。本发明之半导体设备包括：金属平板1；第一绝缘材料层4a，其系形成于该金属平板1的一个主面上；半导体芯片2，其系以组件电路面朝上的方式透过黏着层3安装在该第一绝缘材料层4a的表面上；第二绝缘材料层4b，其系密封该半导体芯片2及其周边；配线层5，其系设在该第二绝缘材料层4b中且部分延伸到该半导体芯片2的周边区域；导通部6，其系设在该第二绝缘材料层4b中且将该半导体芯片2的组件电路面上的电极22与该配线层5连接起来；以及外部电极7，其系形成于该配线层5上。

4. 发明专利

TW201530715A 半導體裝置、半導體積層模組構造、積層模組構造及此等之製造方法审中-公开
简体标题：半导体设备、半导体积层模块构造、积层模块构造及此等之制造方法
公开(公告)号：TW201530715A
公开(公告)日：2015-08-01
申请号：TW103102077
申请日：2014-01-21
申请人：吉帝偉士股份有限公司 , J-DEVICES CORPORATION
发明人：井上廣司 , INOUE, HIROSHI , 勝又章夫 , KATSUMATA, AKIO , 澤地茂典 , SAWACHI, SHIGENORI , 山方修武 , YAMAGATA, OSAMU
IPC分类号： H01L23/48 , H01L21/28
CPC分类号： H01L24/97 , H01L2224/04105 , H01L2224/12105 , H01L2224/19 , H01L2224/20 , H01L2224/73267 , H01L2224/92244 , H01L2224/97 , H01L2224/83 , H01L2924/00012
摘要：本發明之目的在於提供一種即使是尺寸不同的LSI晶片，亦可容易地進行垂直積層之半導體裝置。半導體裝置係包含：絕緣性基板；半導體元件，係使元件電路面朝上而搭載於絕緣性基板之一方的主面上；第1絕緣材料層A，係將半導體元件之元件電路面上及其周邊之絕緣性基板上予以密封；第1金屬薄膜配線層，係設於第1絕緣材料層A上，且一部分露出於外部；第1絕緣材料層B，係設於第1金屬薄膜配線層上；第2絕緣材料層，係設於絕緣性基板之另一方的主面上；第2金屬薄膜配線層，係設於第2絕緣材料層內，且一部分露出於外部；連通孔，係貫通絕緣性基板，將第1金屬薄膜配線層與第2金屬薄膜配線層予以電性連接；及外部電極，係形成於第1金屬薄膜配線層上；該半導體裝置具有將第2金屬薄膜配線層、配置於半導體元件之元件電路面的電極、第1金屬薄膜配線層、連通孔、及第1金屬薄膜配線層上的外部電極予以電性連接之構造。
简体摘要：本发明之目的在于提供一种即使是尺寸不同的LSI芯片，亦可容易地进行垂直积层之半导体设备。半导体设备系包含：绝缘性基板；半导体组件，系使组件电路面朝上而搭载于绝缘性基板之一方的主面上；第1绝缘材料层A，系将半导体组件之组件电路面上及其周边之绝缘性基板上予以密封；第1金属薄膜配线层，系设于第1绝缘材料层A上，且一部分露出于外部；第1绝缘材料层B，系设于第1金属薄膜配线层上；第2绝缘材料层，系设于绝缘性基板之另一方的主面上；第2金属薄膜配线层，系设于第2绝缘材料层内，且一部分露出于外部；连通孔，系贯通绝缘性基板，将第1金属薄膜配线层与第2金属薄膜配线层予以电性连接；及外部电极，系形成于第1金属薄膜配线层上；该半导体设备具有将第2金属薄膜配线层、配置于半导体组件之组件电路面的电极、第1金属薄膜配线层、连通孔、及第1金属薄膜配线层上的外部电极予以电性连接之构造。

5. 发明专利

TW201334143A 半導體裝置及其製造方法审中-公开
简体标题：半导体设备及其制造方法
公开(公告)号：TW201334143A
公开(公告)日：2013-08-16
申请号：TW101134430
申请日：2012-09-20
申请人：吉帝偉士股份有限公司 , J-DEVICES CORPORATION
发明人：澤地茂典 , SAWACHI, SHIGENORI , 山方修武 , YAMAGATA, OSAMU , 井上廣司 , INOUE, HIROSHI , 板倉悟 , ITAKURA, SATORU , 近井智哉 , CHIKAI, TOMOSHIGE , 堀將彥 , HORI, MASAHIKO , 勝又章夫 , KATSUMATA, AKIO
IPC分类号： H01L23/538 , H01L21/58
CPC分类号： H01L25/0657 , H01L23/49816 , H01L23/5384 , H01L23/5389 , H01L24/24 , H01L24/82 , H01L24/97 , H01L25/50 , H01L2224/0401 , H01L2224/04105 , H01L2224/06135 , H01L2224/12105 , H01L2224/24226 , H01L2224/32145 , H01L2224/32225 , H01L2224/32245 , H01L2224/48091 , H01L2224/48145 , H01L2224/73265 , H01L2224/73267 , H01L2224/82031 , H01L2224/82039 , H01L2224/92244 , H01L2225/06524 , H01L2225/06548 , H01L2225/06562 , H01L2225/06586 , H01L2225/06589 , H01L2225/1023 , H01L2225/1029 , H01L2225/1035 , H01L2924/12042 , H01L2924/12044 , H01L2924/15311 , H01L2924/00014 , H01L2924/00015 , H01L2924/00 , H01L2924/00012
摘要：一種半導體裝置，其係包含：半導體元件；支撐基板；絕緣材料層，其係用於密封該半導體元件及其周圍；金屬薄膜佈線層，其係設於該絕緣材料層中並且其一部份暴露在外表面上；以及數個金屬通孔，其係設於該絕緣材料層中，且電性連接至該金屬薄膜佈線層，其中係裝設有複數個該半導體元件，以及經由絕緣材料堆疊各個該等半導體元件使得每個半導體元件的電路表面面向該金屬薄膜佈線層，且每個半導體元件的電極墊係經暴露而不被堆疊於其上方之該半導體元件掩蓋，且電性連接至該金屬薄膜佈線層。該半導體裝置可以更小及更薄的尺寸製成以及藉由使複數個半導體晶片成為垂直堆疊結構而可減少製造步驟數。
简体摘要：一种半导体设备，其系包含：半导体组件；支撑基板；绝缘材料层，其系用于密封该半导体组件及其周围；金属薄膜布线层，其系设于该绝缘材料层中并且其一部份暴露在外表面上；以及数个金属通孔，其系设于该绝缘材料层中，且电性连接至该金属薄膜布线层，其中系装设有复数个该半导体组件，以及经由绝缘材料堆栈各个该等半导体组件使得每个半导体组件的电路表面面向该金属薄膜布线层，且每个半导体组件的电极垫系经暴露而不被堆栈于其上方之该半导体组件掩盖，且电性连接至该金属薄膜布线层。该半导体设备可以更小及更薄的尺寸制成以及借由使复数个半导体芯片成为垂直堆栈结构而可减少制造步骤数。

6. 发明专利

TW201312713A 半導體裝置、垂直堆疊有該半導體裝置之半導體模組構造及其製造方法审中-公开
简体标题：半导体设备、垂直堆栈有该半导体设备之半导体模块构造及其制造方法
公开(公告)号：TW201312713A
公开(公告)日：2013-03-16
申请号：TW101126752
申请日：2012-07-25
申请人：吉帝偉士股份有限公司 , J-DEVICES CORPORATION
发明人：山方修武 , YAMAGATA, OSAMU , 勝又章夫 , KATSUMATA, AKIO , 井上廣司 , INOUE, HIROSHI , 澤地茂典 , SAWACHI, SHIGENORI , 板倉悟 , ITAKURA, SATORU , 山地泰弘 , YAMAJI, YASUHIRO
IPC分类号： H01L23/48 , H01L21/60
CPC分类号： H01L24/97 , H01L24/19 , H01L24/24 , H01L24/29 , H01L24/32 , H01L24/82 , H01L25/105 , H01L25/50 , H01L2224/0401 , H01L2224/04105 , H01L2224/12105 , H01L2224/24226 , H01L2224/2518 , H01L2224/29099 , H01L2224/2919 , H01L2224/32225 , H01L2224/73267 , H01L2224/92244 , H01L2224/97 , H01L2225/1035 , H01L2225/1058 , H01L2225/1094 , H01L2924/01029 , H01L2924/014 , H01L2924/078 , H01L2924/0951 , H01L2924/12041 , H01L2924/12042 , H01L2924/15311 , H01L2924/15321 , H01L2924/1579 , H01L2924/15798 , H01L2924/00014 , H01L2224/82 , H01L2924/00
摘要：一種半導體裝置，係包括：一有機基板1；在其厚度方向穿透有機基板1的貫通孔4；設於有機基板1之正面及背面以及電性連接至該等貫通孔4的外部電極5b及內部電極5a；以其元件電路表面朝上地經由一接合層3安裝於有機基板1之一主要表面上的一半導體元件；用於密封該半導體元件及其周圍的一絕緣材料層6；設在該絕緣材料層中的一金屬薄膜佈線層7，以及此金屬薄膜佈線層之一部份係暴露於一外部表面上；設於該絕緣材料層以及電性連接至該金屬薄膜佈線層的金屬通孔10；以及形成於該金屬薄膜佈線層7上的外部電極9，其中，金屬薄膜佈線層7係構成為使配置於半導體元件2之元件電路表面上的該等電極、該等內部電極5a、該等金屬通孔10以及形成於該金屬薄膜佈線層上的該等外部電極9呈電性連接。
简体摘要：一种半导体设备，系包括：一有机基板1；在其厚度方向穿透有机基板1的贯通孔4；设于有机基板1之正面及背面以及电性连接至该等贯通孔4的外部电极5b及内部电极5a；以其组件电路表面朝上地经由一接合层3安装于有机基板1之一主要表面上的一半导体组件；用于密封该半导体组件及其周围的一绝缘材料层6；设在该绝缘材料层中的一金属薄膜布线层7，以及此金属薄膜布线层之一部份系暴露于一外部表面上；设于该绝缘材料层以及电性连接至该金属薄膜布线层的金属通孔10；以及形成于该金属薄膜布线层7上的外部电极9，其中，金属薄膜布线层7系构成为使配置于半导体组件2之组件电路表面上的该等电极、该等内部电极5a、该等金属通孔10以及形成于该金属薄膜布线层上的该等外部电极9呈电性连接。

7. 发明专利

TWI676253B 半導體裝置有权
简体标题：半导体设备
公开(公告)号：TWI676253B
公开(公告)日：2019-11-01
申请号：TW104141901
申请日：2015-12-14
申请人：日商吉帝偉士股份有限公司 , J-DEVICES CORPORATION
发明人：池元義彦 , IKEMOTO, YOSHIHIKO , 澤地茂典 , SAWACHI, SHIGENORI , 谷口文彦 , TANIGUCHI, FUMIHIKO , 勝又章夫 , KATSUMATA, AKIO
IPC分类号： H01L23/498 , H01L23/31

9. 发明专利

TWI550792B 半導體裝置、半導體積層模組構造、積層模組構造及此等之製造方法有权
简体标题：半导体设备、半导体积层模块构造、积层模块构造及此等之制造方法
公开(公告)号：TWI550792B
公开(公告)日：2016-09-21
申请号：TW103102077
申请日：2014-01-21
申请人：吉帝偉士股份有限公司 , J-DEVICES CORPORATION
发明人：井上廣司 , INOUE, HIROSHI , 勝又章夫 , KATSUMATA, AKIO , 澤地茂典 , SAWACHI, SHIGENORI , 山方修武 , YAMAGATA, OSAMU
IPC分类号： H01L23/48 , H01L21/28
CPC分类号： H01L24/97 , H01L2224/04105 , H01L2224/12105 , H01L2224/19 , H01L2224/20 , H01L2224/73267 , H01L2224/92244 , H01L2224/97 , H01L2224/83 , H01L2924/00012

10. 发明专利

TW201415464A 半導體記憶裝置及其製造方法审中-公开
简体标题：半导体记忆设备及其制造方法
公开(公告)号：TW201415464A
公开(公告)日：2014-04-16
申请号：TW102136871
申请日：2013-10-11
申请人：吉帝偉士股份有限公司 , J-DEVICES CORPORATION
发明人：板倉悟 , ITAKURA, SATORU , 勝又章夫 , KATSUMATA, AKIO , 梅木昭宏 , UMEKI, AKIHIRO , 白石靖 , SHIRAISHI, YASUSHI , 阿部純一郎 , ABE, JUNICHIRO
IPC分类号： G11C16/06 , H01L27/115
CPC分类号： G11C16/30 , G06F3/00 , G11C5/02 , G11C5/025 , G11C5/06 , G11C5/063 , G11C7/10 , G11C7/1069 , G11C11/4096 , H01L22/10 , H01L25/0657 , H01L25/105 , H01L25/18 , H01L2224/16225 , H01L2225/06562 , H01L2225/1023 , H01L2225/1041 , H01L2225/1058 , H01L2924/15311 , H01L2924/19105
摘要：本發明提供一種將電源IC或各種被動元件模組化而應對控制器電源電壓之低電壓化或控制器及多個NAND型快閃記憶體之電源化之半導體記憶裝置。本發明之半導體記憶裝置100包括於背面具有BGA端子之一控制器封裝110及搭載於其上之至少一記憶體封裝120。各記憶體封裝120包含多個半導體記憶元件。控制器封裝包含於背面具有BGA端子之一底基板、一電源IC及一控制器。電源IC搭載於底基板上且供給多個電源。控制器搭載於底基板上，並藉由自電源IC供給之多個電源而進行動作，且經由BGA端子而對於一外部系統提供介面，並且控制對於半導體記憶元件之讀出及寫入動作。
简体摘要：本发明提供一种将电源IC或各种被动组件模块化而应对控制器电源电压之低电压化或控制器及多个NAND型闪存之电源化之半导体记忆设备。本发明之半导体记忆设备100包括于背面具有BGA端子之一控制器封装110及搭载于其上之至少一内存封装120。各内存封装120包含多个半导体记忆组件。控制器封装包含于背面具有BGA端子之一底基板、一电源IC及一控制器。电源IC搭载于底基板上且供给多个电源。控制器搭载于底基板上，并借由自电源IC供给之多个电源而进行动作，且经由BGA端子而对于一外部系统提供界面，并且控制对于半导体记忆组件之读出及写入动作。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式