专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW200501262A 具有高介電常數介電層之閘極結構及其製作方法 METHOD OF FABRICATING GATE STRUCTURES HAVING A HIGH-K GATE DIELECTRIC LAYER 审中-公开
简体标题：具有高介电常数介电层之闸极结构及其制作方法 METHOD OF FABRICATING GATE STRUCTURES HAVING A HIGH-K GATE DIELECTRIC LAYER
公开(公告)号：TW200501262A
公开(公告)日：2005-01-01
申请号：TW092128812
申请日：2003-10-17
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：邱顯光 CHIU, HSIEN KUANG , 彭寶慶 PERNG, BAW CHING , 陶宏遠 TAO, HUN JAN
IPC分类号： H01L
CPC分类号： H01L21/31144 , H01L21/31116
摘要：本發明提供一種具有高介電常數介電層之閘極結構及其製作方法。包括下列步驟：提供一半導體基底，於上述半導體基底上形成一具有高介電常數之閘極介電層。形成一閘極導電層於介電層上。於上述閘極導電層上形成一圖案化罩幕，以乾蝕刻法蝕刻閘極導電層及部分具有高介電常數之閘極介電層，再利用濕蝕刻法蝕刻剩餘部分具有高介電常數之閘極介電層，以形成一具有高介電常數閘極介電層之閘極結構。
简体摘要：本发明提供一种具有高介电常数介电层之闸极结构及其制作方法。包括下列步骤：提供一半导体基底，于上述半导体基底上形成一具有高介电常数之闸极介电层。形成一闸极导电层于介电层上。于上述闸极导电层上形成一图案化罩幕，以干蚀刻法蚀刻闸极导电层及部分具有高介电常数之闸极介电层，再利用湿蚀刻法蚀刻剩余部分具有高介电常数之闸极介电层，以形成一具有高介电常数闸极介电层之闸极结构。

2. 发明专利

TW200407950A 金氧半導體電晶體及其製作方法审中-公开
简体标题：金属氧化物半导体晶体管及其制作方法
公开(公告)号：TW200407950A
公开(公告)日：2004-05-16
申请号：TW091132928
申请日：2002-11-08
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：邱顯光 CHIU, HSIEN KUANG , 陳方正 CHEN, FANG CHENG , 陳豪育 CHEN, HAUR YWH , 邱遠鴻 CHIU, YUAN HUNG , 陶宏遠 TAO, HUN JAN
IPC分类号： H01L
摘要：本發明提供一種金氧半導體電晶體的製作方法，首先，提供一半導體基底，其係由單晶矽構成，然後，在上述半導體基底表面形成一閘極氧化層，接著，在上述閘極氧化層表面沈積一耐火金屬層(refractorymetal)。其次，在上述耐火金屬層表面形成一摻雜離子之矽層，然後，選擇性蝕刻上述摻雜離子之矽層，直到露出上述耐火金屬層為止，然後，選擇性蝕刻上述耐火金屬層，以形成一閘極電極。
简体摘要：本发明提供一种金属氧化物半导体晶体管的制作方法，首先，提供一半导体基底，其系由单晶硅构成，然后，在上述半导体基底表面形成一闸极氧化层，接着，在上述闸极氧化层表面沉积一耐火金属层(refractorymetal)。其次，在上述耐火金属层表面形成一掺杂离子之硅层，然后，选择性蚀刻上述掺杂离子之硅层，直到露出上述耐火金属层为止，然后，选择性蚀刻上述耐火金属层，以形成一闸极电极。

3. 发明专利

TWI256089B 金氧半場效電晶體及其製造方法 ULTRA-SHALLOW JUNCTION MOSFET HAVING A HIGH-K GATE DIELECTRIC AND IN-SITU DOPED SELECTIVE EPITAXY SOURCE/DRAIN EXTENSIONS AND A METHOD OF MAKING SAME 有权
简体标题：金氧半场效应管及其制造方法 ULTRA-SHALLOW JUNCTION MOSFET HAVING A HIGH-K GATE DIELECTRIC AND IN-SITU DOPED SELECTIVE EPITAXY SOURCE/DRAIN EXTENSIONS AND A METHOD OF MAKING SAME
公开(公告)号：TWI256089B
公开(公告)日：2006-06-01
申请号：TW093132962
申请日：2004-10-29
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：王志豪 WANG, CHIH HAO , 陳尚志 CHEN, SHANG CHIH , 王焱平 WANG, YEN PING , 邱顯光 CHIU, HSIEN KUANG , 姚亮吉 YAO, LIANG GI , 胡正明 CHENMING HU
IPC分类号： H01L
CPC分类号： H01L29/1054 , H01L21/28194 , H01L29/513 , H01L29/517 , H01L29/518 , H01L29/6653 , H01L29/6656 , H01L29/66636 , H01L29/7833
摘要：一種金氧半場效電晶體，其具有一高介電常數之閘極介電質位於一基底上，以及一閘極電極位於此閘極介電質之上，而上述閘極介電質乃突出於閘極電極外。一深源極與汲極乃具有淺延伸區形成於閘極之每一側。深源極與汲深極區乃藉由選擇性原位摻雜之磊晶法或離子佈植法而形成，而延伸區則藉由選擇性臨場摻雜磊晶法而形成。上述之延伸區乃位於閘極之下方並與閘極介電質接觸。上述閘極介電質之材料以及其突出至閘極電極外的程度可經選擇，以致於磊晶及相關的步驟不會引發閘極電極與源極／汲極延伸區間發生橋接導致短路。本發明亦闡述上述金氧半場效電晶體的製造方法。
简体摘要：一种金氧半场效应管，其具有一高介电常数之闸极介电质位于一基底上，以及一闸极电极位于此闸极介电质之上，而上述闸极介电质乃突出于闸极电极外。一深源极与汲极乃具有浅延伸区形成于闸极之每一侧。深源极与汲深极区乃借由选择性原位掺杂之磊晶法或离子布植法而形成，而延伸区则借由选择性临场掺杂磊晶法而形成。上述之延伸区乃位于闸极之下方并与闸极介电质接触。上述闸极介电质之材料以及其突出至闸极电极外的程度可经选择，以致于磊晶及相关的步骤不会引发闸极电极与源极／汲极延伸区间发生桥接导致短路。本发明亦阐述上述金氧半场效应管的制造方法。

4. 发明专利

TWI222112B 使用拋棄式間隙側壁之輕摻雜汲極製程 LIGHTLY DOPED DRAIN (LDD) PROCESS WITH A DISPOSABLE SPACER 失效
简体标题：使用抛弃式间隙侧壁之轻掺杂汲极制程 LIGHTLY DOPED DRAIN (LDD) PROCESS WITH A DISPOSABLE SPACER
公开(公告)号：TWI222112B
公开(公告)日：2004-10-11
申请号：TW092113674
申请日：2003-05-21
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：邱顯光 CHIU, HSIEN KUANG , 王志豪 WANG, CHIH HAO
IPC分类号： H01L
摘要：一種使用拋棄式間隙側壁之輕摻雜汲極製程，一半導體矽基底表面上包含有一閘極層、一氧化矽襯層係形成於該閘極層之側壁上、一氮化矽側壁子係形成於該氧化矽襯層的表面上。進行一第一離子佈植製程，利用該閘極層、該氧化矽襯層以及該氧化矽側壁子作為罩幕，於該半導體矽基底中形成一第一離子擴散區域，其中該氮化矽側壁子的表面上沉積有一表面高分子層。進行一電漿製程搭配含氟氣體，以完全去除該表面高分子層。進行一第一濕蝕刻製程搭配磷酸蝕刻液，以完全去除該氮化矽側壁子。進行一第二濕蝕刻製程搭配氫氟酸蝕刻液，以完全去除該氧化矽襯層。進行一第二離子佈植製程，利用該閘極層作為罩幕，於該半導體矽基底之未被摻雜區域中形成一第二離子擴散區域。
简体摘要：一种使用抛弃式间隙侧壁之轻掺杂汲极制程，一半导体硅基底表面上包含有一闸极层、一氧化硅衬层系形成于该闸极层之侧壁上、一氮化硅侧壁子系形成于该氧化硅衬层的表面上。进行一第一离子布植制程，利用该闸极层、该氧化硅衬层以及该氧化硅侧壁子作为罩幕，于该半导体硅基底中形成一第一离子扩散区域，其中该氮化硅侧壁子的表面上沉积有一表面高分子层。进行一等离子制程搭配含氟气体，以完全去除该表面高分子层。进行一第一湿蚀刻制程搭配磷酸蚀刻液，以完全去除该氮化硅侧壁子。进行一第二湿蚀刻制程搭配氢氟酸蚀刻液，以完全去除该氧化硅衬层。进行一第二离子布植制程，利用该闸极层作为罩幕，于该半导体硅基底之未被掺杂区域中形成一第二离子扩散区域。

5. 发明专利

TW200412204A 監控電漿製程的方法 METHOD FOR MONITORING A PLASMA TREATMENT 审中-公开
简体标题：监控等离子制程的方法 METHOD FOR MONITORING A PLASMA TREATMENT
公开(公告)号：TW200412204A
公开(公告)日：2004-07-01
申请号：TW092133139
申请日：2003-11-26
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：邱顯光 CHIU, HSIEN KUANG , 詹博文 CHAN, BOR WEN , 彭寶慶 PERNG, BAW CHING , 邱遠鴻 CHIU, YUAN HUNG , 陶宏遠 TAO, HUN JAN
IPC分类号： H05H
CPC分类号： H01J37/32935 , H01L21/67069 , H01L21/67253
摘要：本發明提供一種監控電漿製程的方法，包括下列步驟：提供一電漿反應室；進行一既定電漿製程，並同時臨場量測該電漿反應室之電漿參數，如電子碰撞頻率與電子密度；以及，根據其電漿參數值評估電漿反應室之製程品質。
简体摘要：本发明提供一种监控等离子制程的方法，包括下列步骤：提供一等离子反应室；进行一既定等离子制程，并同时临场量测该等离子反应室之等离子参数，如电子碰撞频率与电子密度；以及，根据其等离子参数值评估等离子反应室之制程品质。

6. 发明专利

TWI228280B 具有高介電常數介電層之閘極結構及其製作方法 METHOD OF FABRICATING GATE STRUCTURES HAVING A HIGH-K GATE DIELECTRIC LAYER 有权
简体标题：具有高介电常数介电层之闸极结构及其制作方法 METHOD OF FABRICATING GATE STRUCTURES HAVING A HIGH-K GATE DIELECTRIC LAYER
公开(公告)号：TWI228280B
公开(公告)日：2005-02-21
申请号：TW092128812
申请日：2003-10-17
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：邱顯光 CHIU, HSIEN KUANG , 彭寶慶 PERNG, BAW CHING , 陶宏遠 TAO, HUN JAN
IPC分类号： H01L
CPC分类号： H01L21/31144 , H01L21/31116
摘要：本發明提供一種具有高介電常數介電層之閘極結構及其製作方法。包括下列步驟：提供一半導體基底，於上述半導體基底上形成一具有高介電常數之閘極介電層。形成一閘極導電層於介電層上。於上述閘極導電層上形成一圖案化罩幕，以乾蝕刻法蝕刻閘極導電層及部分具有高介電常數之閘極介電層，再利用濕蝕刻法蝕刻剩餘部分具有高介電常數之閘極介電層，以形成一具有高介電常數閘極介電層之閘極結構。
简体摘要：本发明提供一种具有高介电常数介电层之闸极结构及其制作方法。包括下列步骤：提供一半导体基底，于上述半导体基底上形成一具有高介电常数之闸极介电层。形成一闸极导电层于介电层上。于上述闸极导电层上形成一图案化罩幕，以干蚀刻法蚀刻闸极导电层及部分具有高介电常数之闸极介电层，再利用湿蚀刻法蚀刻剩余部分具有高介电常数之闸极介电层，以形成一具有高介电常数闸极介电层之闸极结构。

7. 发明专利

TW200426922A 使用拋棄式間隙側壁之輕摻雜汲極製程 LIGHTLY DOPED DRAIN (LDD) PROCESS WITH A DISPOSABLE SPACER 失效
简体标题：使用抛弃式间隙侧壁之轻掺杂汲极制程 LIGHTLY DOPED DRAIN (LDD) PROCESS WITH A DISPOSABLE SPACER
公开(公告)号：TW200426922A
公开(公告)日：2004-12-01
申请号：TW092113674
申请日：2003-05-21
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：邱顯光 CHIU, HSIEN KUANG , 王志豪 WANG, CHIH HAO
IPC分类号： H01L
摘要：一種使用拋棄式間隙側壁之輕摻雜汲極製程，一半導體矽基底表面上包含有一閘極層、一氧化矽襯層係形成於該閘極層之側壁上、一氮化矽側壁子係形成於該氧化矽襯層的表面上。進行一第一離子佈植製程，利用該閘極層、該氧化矽襯層以及該氧化矽側壁子作為罩幕，於該半導體矽基底中形成一第一離子擴散區域，其中該氮化矽側壁子的表面上沉積有一表面高分子層。進行一電漿製程搭配含氟氣體，以完全去除該表面高分子層。進行一第一濕蝕刻製程搭配磷酸蝕刻液，以完全去除該氮化矽側壁子。進行一第二濕蝕刻製程搭配氫氟酸蝕刻液，以完全去除該氧化矽襯層。進行一第二離子佈植製程，利用該閘極層作為罩幕，於該半導體矽基底之未被摻雜區域中形成一第二離子擴散區域。
简体摘要：一种使用抛弃式间隙侧壁之轻掺杂汲极制程，一半导体硅基底表面上包含有一闸极层、一氧化硅衬层系形成于该闸极层之侧壁上、一氮化硅侧壁子系形成于该氧化硅衬层的表面上。进行一第一离子布植制程，利用该闸极层、该氧化硅衬层以及该氧化硅侧壁子作为罩幕，于该半导体硅基底中形成一第一离子扩散区域，其中该氮化硅侧壁子的表面上沉积有一表面高分子层。进行一等离子制程搭配含氟气体，以完全去除该表面高分子层。进行一第一湿蚀刻制程搭配磷酸蚀刻液，以完全去除该氮化硅侧壁子。进行一第二湿蚀刻制程搭配氢氟酸蚀刻液，以完全去除该氧化硅衬层。进行一第二离子布植制程，利用该闸极层作为罩幕，于该半导体硅基底之未被掺杂区域中形成一第二离子扩散区域。

8. 发明专利

TW594864B 閘極之製造方法失效
简体标题：闸极之制造方法
公开(公告)号：TW594864B
公开(公告)日：2004-06-21
申请号：TW091135885
申请日：2002-12-11
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：詹博文 CHAN, BOR WEN , 陳方正 CHEN, FANG CHENG , 邱顯光 CHIU, HSIEN KUANG , 邱遠鴻 CHIU, YUAN HUNG , 陶宏遠 TAO, HUN JAN
IPC分类号： H01L
摘要：本發明揭露一種閘極之製造方法，先依序形成一閘極介電層、一閘極導體層與一犧牲層於一半導體基底上方，然後圖案化犧牲層，再蝕刻犧牲層與閘極導體層，以完全去除犧牲層，並形成一高分子層於犧牲層蝕刻前之側壁處，接著去除未被高分子層覆蓋住之閘極導體層，去除高分子層，最後去除未被閘極導體層覆蓋住之閘極介電層。於蝕刻犧牲層與閘極導體層時，藉由改變氧氣或HeO2流量則可控制高分子層厚度，不同高分子層厚度則可定義出不同閘極線寬。伍、(一)、本案代表圖為：第__2G__圖
(二)、本案代表圖之元件代表符號簡單說明：20 矽基底 21 閘極氧化層 22 閘極導體層
简体摘要：本发明揭露一种闸极之制造方法，先依序形成一闸极介电层、一闸极导体层与一牺牲层于一半导体基底上方，然后图案化牺牲层，再蚀刻牺牲层与闸极导体层，以完全去除牺牲层，并形成一高分子层于牺牲层蚀刻前之侧壁处，接着去除未被高分子层覆盖住之闸极导体层，去除高分子层，最后去除未被闸极导体层覆盖住之闸极介电层。于蚀刻牺牲层与闸极导体层时，借由改变氧气或HeO2流量则可控制高分子层厚度，不同高分子层厚度则可定义出不同闸极线宽。伍、(一)、本案代表图为：第__2G__图 (二)、本案代表图之组件代表符号简单说明：20 硅基底 21 闸极氧化层 22 闸极导体层

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式