专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201735242A 溝槽隔離結構的製造方法审中-公开
简体标题：沟槽隔离结构的制造方法
公开(公告)号：TW201735242A
公开(公告)日：2017-10-01
申请号：TW105108031
申请日：2016-03-16
申请人：世界先進積體電路股份有限公司 , VANGUARD INTERNATIONAL SEMICONDUCTOR CORPORATION
发明人：劉士豪 , LIU, SHIN HAO , 廖志成 , LIAO, CHIH CHERNG , 許靜宜 , HSU, CHING YI , 魏雲洲 , WEI, YUN CHOU
IPC分类号： H01L21/76
摘要：本發明提供溝槽隔離結構的製造方法，包含提供基底，在基底上形成圖案化遮罩層，利用圖案化遮罩層對基底實施第一蝕刻步驟，以在基底中形成溝槽，在溝槽中與圖案化遮罩層上形成介電材料，其中在圖案化遮罩層上的介電材料具有第一高度，實施回蝕刻步驟，使在圖案化遮罩層上的介電材料由第一高度縮減為第二高度，以及實施平坦化製程，以去除圖案化遮罩層上的介電材料，其中平坦化製程使用研磨墊，並且在研磨墊的中心部分施加第一壓力，在研磨墊的邊緣部分施加第二壓力，其中第二壓力大於第一壓力。
简体摘要：本发明提供沟槽隔离结构的制造方法，包含提供基底，在基底上形成图案化遮罩层，利用图案化遮罩层对基底实施第一蚀刻步骤，以在基底中形成沟槽，在沟槽中与图案化遮罩层上形成介电材料，其中在图案化遮罩层上的介电材料具有第一高度，实施回蚀刻步骤，使在图案化遮罩层上的介电材料由第一高度缩减为第二高度，以及实施平坦化制程，以去除图案化遮罩层上的介电材料，其中平坦化制程使用研磨垫，并且在研磨垫的中心部分施加第一压力，在研磨垫的边缘部分施加第二压力，其中第二压力大于第一压力。

2. 发明专利

TWI570837B 溝槽隔離結構的製造方法有权
简体标题：沟槽隔离结构的制造方法
公开(公告)号：TWI570837B
公开(公告)日：2017-02-11
申请号：TW103112447
申请日：2014-04-03
申请人：世界先進積體電路股份有限公司 , VANGUARD INTERNATIONAL SEMICONDUCTOR CORPORATION
发明人：劉士豪 , LIU, SHIN HAO , 廖志成 , LIAO, CHIH CHERNG , 魏雲洲 , WEI, YUN CHOU , 許靜宜 , HSU, CHING YI , 陳明暉 , CHEN, MING HUI , 趙士宗 , CHAO, SHIH TZSUNG , 許先耀 , HSU, HSIEN YAO
IPC分类号： H01L21/76

3. 发明专利

TWI686786B 顯示系統有权
简体标题：显示系统
公开(公告)号：TWI686786B
公开(公告)日：2020-03-01
申请号：TW106112734
申请日：2017-04-17
申请人：世界先進積體電路股份有限公司 , VANGUARD INTERNATIONAL SEMICONDUCTOR CORPORATION
发明人：秦玉龍 , CHIN, YU LUNG , 許靜宜 , HSU, CHING YI , 劉昌和 , LIU, CHANG HE , 廖志成 , LIAO, CHIH CHERNG , 陳強偉 , CHEN, JUN WEI , 方略 , FANG, LEUH
IPC分类号： G09G3/32 , H01L21/8258

4. 发明专利

TWI587445B 溝槽隔離結構的製造方法有权
简体标题：沟槽隔离结构的制造方法
公开(公告)号：TWI587445B
公开(公告)日：2017-06-11
申请号：TW105108031
申请日：2016-03-16
申请人：世界先進積體電路股份有限公司 , VANGUARD INTERNATIONAL SEMICONDUCTOR CORPORATION
发明人：劉士豪 , LIU, SHIN HAO , 廖志成 , LIAO, CHIH CHERNG , 許靜宜 , HSU, CHING YI , 魏雲洲 , WEI, YUN CHOU
IPC分类号： H01L21/76

5. 发明专利

TW201839744A 顯示系統及形成源極驅動器之輸出緩衝器的方法审中-公开
简体标题：显示系统及形成源极驱动器之输出缓冲器的方法
公开(公告)号：TW201839744A
公开(公告)日：2018-11-01
申请号：TW106112734
申请日：2017-04-17
申请人：世界先進積體電路股份有限公司 , VANGUARD INTERNATIONAL SEMICONDUCTOR CORPORATION
发明人：秦玉龍 , CHIN, YU LUNG , 許靜宜 , HSU, CHING YI , 劉昌和 , LIU, CHANG HE , 廖志成 , LIAO, CHIH CHERNG , 陳強偉 , CHEN, JUN WEI , 方略 , FANG, LEUH
IPC分类号： G09G3/32 , H01L21/8258
摘要：本發明實施例係提供一種顯示系統及一種形成源極驅動器之輸出緩衝器的方法。上述顯示系統包括複數畫素，耦接複數閘極線與複數源極線。一閘極驅動器，產生複數閘極信號予上述等閘極線。一源極驅動器，產生複數影像信號予上述等源極線，上述源極驅動器包括一輸出緩衝器，其中上述輸出緩衝器包括一電晶體元件，上述電晶體元件為一初始導通電晶體元件、一空乏型電晶體元件或一低臨界電壓電晶體元件的其中一個。
简体摘要：本发明实施例系提供一种显示系统及一种形成源极驱动器之输出缓冲器的方法。上述显示系统包括复数像素，耦接复数闸极线与复数源极线。一闸极驱动器，产生复数闸极信号予上述等闸极线。一源极驱动器，产生复数影像信号予上述等源极线，上述源极驱动器包括一输出缓冲器，其中上述输出缓冲器包括一晶体管组件，上述晶体管组件为一初始导通晶体管组件、一空乏型晶体管组件或一低临界电压晶体管组件的其中一个。

6. 发明专利

TW201715582A 半導體結構與其形成方法审中-公开
简体标题：半导体结构与其形成方法
公开(公告)号：TW201715582A
公开(公告)日：2017-05-01
申请号：TW104134158
申请日：2015-10-19
申请人：世界先進積體電路股份有限公司 , VANGUARD INTERNATIONAL SEMICONDUCTOR CORPORATION
发明人：庫馬馬洛宜 , KUMAR, MANOJ , 李家豪 , LEE, CHIA HAO , 廖志成 , LIAO, CHIH CHERNG , 許靜宜 , HSU, CHING YI , 陳強偉 , CHEN, JUN WEI
IPC分类号： H01L21/24 , H01L21/8238 , H01L29/66
摘要：本發明實施例提供之半導體結構，包括：第一高電壓金氧半裝置區，包括：第一井區；第一輕掺雜區，位於部份第一井區中，且第一井區與第一輕掺雜區之導電型態相反；第一閘極堆疊，位於部份第一井區與部份第一輕掺雜區上；多個第一重掺雜區，位於第一閘極堆疊兩側之第一井區與第一輕掺雜區中，且第一重掺雜區與第一井區之導電型態相同；其中第一井區與第一重掺雜區之間的第一輕掺雜區係第一高電壓金氧半裝置區之通道區。
简体摘要：本发明实施例提供之半导体结构，包括：第一高电压金氧半设备区，包括：第一井区；第一轻掺杂区，位于部份第一井区中，且第一井区与第一轻掺杂区之导电型态相反；第一闸极堆栈，位于部份第一井区与部份第一轻掺杂区上；多个第一重掺杂区，位于第一闸极堆栈两侧之第一井区与第一轻掺杂区中，且第一重掺杂区与第一井区之导电型态相同；其中第一井区与第一重掺杂区之间的第一轻掺杂区系第一高电压金氧半设备区之信道区。

7. 发明专利

TWI562208B 半導體結構與其形成方法有权
简体标题：半导体结构与其形成方法
公开(公告)号：TWI562208B
公开(公告)日：2016-12-11
申请号：TW104134158
申请日：2015-10-19
申请人：世界先進積體電路股份有限公司 , VANGUARD INTERNATIONAL SEMICONDUCTOR CORPORATION
发明人：庫馬馬洛宜 , KUMAR, MANOJ , 李家豪 , LEE, CHIA HAO , 廖志成 , LIAO, CHIH CHERNG , 許靜宜 , HSU, CHING YI , 陳強偉 , CHEN, JUN WEI
IPC分类号： H01L21/24 , H01L21/8238 , H01L29/66

8. 发明专利

TWI626712B 半導體裝置及半導體裝置之隔離結構的製造方法有权
简体标题：半导体设备及半导体设备之隔离结构的制造方法
公开(公告)号：TWI626712B
公开(公告)日：2018-06-11
申请号：TW105127210
申请日：2016-08-25
申请人：世界先進積體電路股份有限公司 , VANGUARD INTERNATIONAL SEMICONDUCTOR CORPORATION
发明人：莊璧光 , CHUANG, PI KUANG , 許靜宜 , HSU, CHING YI , 胡博勝 , HU, PO SHENG
IPC分类号： H01L21/76

9. 发明专利

TW201807776A 半導體裝置及半導體裝置之隔離結構的製造方法审中-公开
简体标题：半导体设备及半导体设备之隔离结构的制造方法
公开(公告)号：TW201807776A
公开(公告)日：2018-03-01
申请号：TW105127210
申请日：2016-08-25
申请人：世界先進積體電路股份有限公司 , VANGUARD INTERNATIONAL SEMICONDUCTOR CORPORATION
发明人：莊璧光 , CHUANG, PI KUANG , 許靜宜 , HSU, CHING YI , 胡博勝 , HU, PO SHENG
IPC分类号： H01L21/76
摘要：本揭示提供在半導體裝置內製造隔離結構的製造方法，其包含形成圖案化介電結構於基底的第一區及第二區上，形成第一隔離結構於基底的第一區內及形成第二隔離結構於基底的第二區內，其中第一隔離結構的側壁與第一區之圖案化介電結構的下表面構成的表面具有第一曲率，且第二隔離結構的側壁與第二區之圖案化介電結構的下表面構成的表面具有第一曲率，形成覆蓋層於第一區及第二區的基底上，實施蝕刻製程，完全移除第二區的覆蓋層，以及對第二區實施氧化製程，形成第一氧化物區於第二區的圖案化介電結構下和第二隔離結構的側壁上，且第一氧化物區鄰接於基底的表面具有第二曲率。
简体摘要：本揭示提供在半导体设备内制造隔离结构的制造方法，其包含形成图案化介电结构于基底的第一区及第二区上，形成第一隔离结构于基底的第一区内及形成第二隔离结构于基底的第二区内，其中第一隔离结构的侧壁与第一区之图案化介电结构的下表面构成的表面具有第一曲率，且第二隔离结构的侧壁与第二区之图案化介电结构的下表面构成的表面具有第一曲率，形成覆盖层于第一区及第二区的基底上，实施蚀刻制程，完全移除第二区的覆盖层，以及对第二区实施氧化制程，形成第一氧化物区于第二区的图案化介电结构下和第二隔离结构的侧壁上，且第一氧化物区邻接于基底的表面具有第二曲率。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式