专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明专利

TWI349935B 磁阻隨機存取記憶體單元之加速壽命測試 ACCELERATED LIFE TEST OF MRAM CELLS 失效
简体标题：磁阻随机存取内存单元之加速寿命测试 ACCELERATED LIFE TEST OF MRAM CELLS
公开(公告)号：TWI349935B
公开(公告)日：2011-10-01
申请号：TW093128880
申请日：2004-09-23
申请人：飛思卡爾半導體公司
发明人：布箂笛尼J 卡尼 , 湯馬士W 安卓 , 喬瑟夫J 那哈斯
IPC分类号： G11C
CPC分类号： G11C29/50 , G11C11/16 , G11C2029/5002
摘要：本發明揭示一電路(30)，其可在MRAM(磁阻隨機存取記憶體)(10)的加速壽命測試過程中將應力電壓施加至包含磁阻隨機存取記憶體(MRAM)(10)儲存元件的磁穿隧接面(MTJ)(34-38)上。與正常作業相比，所選用的應力電壓可提供一預定的老化加速度。在壽命測試中的一既定時間點，使用源極隨耦電路(70)將應力電壓供應至儲存單元的一子集。電路(24)藉由模仿被施加應力的部分記憶體陣列(12)之負載特性而將應力電壓維持在期望值。其結果係一嚴格界定之電壓被施予MTJ(34-38)，使所有記憶單元(34-38)的加速幅度得到確切界定。
简体摘要：本发明揭示一电路(30)，其可在MRAM(磁阻随机存取内存)(10)的加速寿命测试过程中将应力电压施加至包含磁阻随机存取内存(MRAM)(10)存储组件的磁穿隧接面(MTJ)(34-38)上。与正常作业相比，所选用的应力电压可提供一预定的老化加速度。在寿命测试中的一既定时间点，使用源极随耦电路(70)将应力电压供应至存储单元的一子集。电路(24)借由模仿被施加应力的部分内存数组(12)之负载特性而将应力电压维持在期望值。其结果系一严格界定之电压被施予MTJ(34-38)，使所有记忆单元(34-38)的加速幅度得到确切界定。

62. 发明专利

TW200921670A 可程式臨介電晶體陣列之臨介電壓數位器 THRESHOLD VOLTAGE DIGITIZER FOR ARRAY OF PROGRAMMABLE THRESHOLD TRANSISTORS 审中-公开
简体标题：可进程临介晶体管数组之临介电压数码器 THRESHOLD VOLTAGE DIGITIZER FOR ARRAY OF PROGRAMMABLE THRESHOLD TRANSISTORS
公开(公告)号：TW200921670A
公开(公告)日：2009-05-16
申请号：TW097131835
申请日：2008-08-20
申请人：邁威爾世界貿易有限公司 MARVELL WORLD TRADE LTD.
发明人：佩達斯史達佳 PANTAS SUTARDJA
IPC分类号： G11C
CPC分类号： G11C11/5628 , G11C7/10 , G11C7/1006 , G11C7/16 , G11C8/08 , G11C11/56 , G11C16/04 , G11C16/06 , G11C16/26 , G11C16/32 , G11C29/02 , G11C29/026 , G11C29/028 , G11C2029/5002 , G11C2211/5634 , G11C2211/5644
摘要：一種系統包括一電壓產生器、電流感測放大器、和一控制模組。所述電壓產生器輸出根據接收到的多個碼字所產生的一第一電壓至一第一字線,該第一字線與N個各自具有多個可程式臨介電壓的電晶體通信,其中N是大於1的整數。所述電流感測放大器分別經由N條位元線來感測經過這N個電晶體的電流,並且在經過該N個電晶體其中對應的一個的電流大於或等於預定電流時產生多個控制信號。所述控制模組透過根據一溫度和這N個電晶體其中對應的一些的一位置中的至少其中之一補償這多個碼字中的一些,來產生這N個電晶體的所述多個臨介電壓的測量値。
简体摘要：一种系统包括一电压产生器、电流传感放大器、和一控制模块。所述电压产生器输出根据接收到的多个码字所产生的一第一电压至一第一字线,该第一字线与N个各自具有多个可进程临介电压的晶体管通信,其中N是大于1的整数。所述电流传感放大器分别经由N条比特线来传感经过这N个晶体管的电流,并且在经过该N个晶体管其中对应的一个的电流大于或等于预定电流时产生多个控制信号。所述控制模块透过根据一温度和这N个晶体管其中对应的一些的一位置中的至少其中之一补偿这多个码字中的一些,来产生这N个晶体管的所述多个临介电压的测量値。

63. 发明专利

TWI306612B 用於記憶體模組之多重元件的溫度判定及傳遞技術 TEMPERATURE DETERMINATION AND COMMUNICATION FOR MULTIPLE DEVICES OF A MEMORY MODULE 有权
简体标题：用于内存模块之多重组件的温度判定及传递技术 TEMPERATURE DETERMINATION AND COMMUNICATION FOR MULTIPLE DEVICES OF A MEMORY MODULE
公开(公告)号：TWI306612B
公开(公告)日：2009-02-21
申请号：TW095110979
申请日：2006-03-29
申请人：英特爾公司 INTEL CORPORATION
发明人：傑恩桑迪普 JAIN, SANDEEP , 席峻 SHI, JUN , 米許拉安奈梅斯 MISHRA, ANIMESH , 懷特大衛 WYATT, DAVID , 哈伯特約翰 HALBERT, JOHN , 伊斯巴拉麥里克 ISBARA, MELIK
IPC分类号： G11C
CPC分类号： G11C5/04 , G01K7/425 , G11C7/04 , G11C7/1048 , G11C7/1051 , G11C7/1063 , G11C11/40626 , G11C29/028 , G11C2029/5002
摘要：熱管理與傳遞技術係針對含有數個記憶體裝置之記憶體模組來描述。在一範例中,本發明包括判定一第一記憶體裝置之一溫度,該第一記憶體裝置含有多個記憶體晶胞,在判定該第一記憶體裝置之該溫度後判定一第二記憶體裝置之一溫度,該第二記憶體裝置含有多個記憶體晶胞,以及根據該第一和該第二溫度之評估產生一警告。在另一範例中,此發明包括檢測在含有多個記憶體裝置之一記憶體模組中之一記憶體裝置上的一熱事件,檢測該記憶體模組之一事件滙流排之狀態,並在該事件滙流排在一未佔用狀態時在該事件滙流排上傳送一警示。
简体摘要：热管理与传递技术系针对含有数个内存设备之内存模块来描述。在一范例中,本发明包括判定一第一内存设备之一温度,该第一内存设备含有多个内存晶胞,在判定该第一内存设备之该温度后判定一第二内存设备之一温度,该第二内存设备含有多个内存晶胞,以及根据该第一和该第二温度之评估产生一警告。在另一范例中,此发明包括检测在含有多个内存设备之一内存模块中之一内存设备上的一热事件,检测该内存模块之一事件汇流排之状态,并在该事件汇流排在一未占用状态时在该事件汇流排上载送一警示。

64. 发明专利

TWI297895B 非揮發記憶體補償讀取源極線之裝置及其源極電容匹配之方法 READ SOURCE LINE COMPENSATION IN A NON-VOLATILE MEMORY 有权
简体标题：非挥发内存补偿读取源极线之设备及其源极电容匹配之方法 READ SOURCE LINE COMPENSATION IN A NON-VOLATILE MEMORY
公开(公告)号：TWI297895B
公开(公告)日：2008-06-11
申请号：TW095101260
申请日：2006-01-12
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：余傳英 YU, CHUAN YING , 郭乃萍 KUO, NAI PING , 陳耕暉 CHEN, KEN HUI , 陳漢松 CHEN, HAN SUNG , 洪俊雄 HUNG, CHUN HSIUNG
IPC分类号： G11C
CPC分类号： G11C29/02 , G11C16/04 , G11C29/025 , G11C29/028 , G11C2029/5002
摘要：本發明在此所描述一種非揮發記憶電路,提供一有著複數個參考細胞的一參考記憶體,該複數個參考細胞藉由一互連導體條狀物被一組感應放大器所分享。每一參考記憶體中有著越多數目的記憶細胞,就可以產生較大電流用以對複數個源極線充電。這些複數個源極線耦接至該互連導體條狀物,以產生與耦接至一主記憶陣列中一記憶細胞之一源極線的電容匹配。當一矽晶圓產出後,分別測量一主記憶陣列源極線的電容値,以及一參考陣列源極線的電容値,來決定是否進行裁減。也可藉由裁減耦接至該互連導體條狀物與該參考記憶體的一組源極線之一,來進一步調整電容匹配,可以裁減源極線的一段,或是增長源極線的一段。
简体摘要：本发明在此所描述一种非挥发记忆电路,提供一有着复数个参考细胞的一参考内存,该复数个参考细胞借由一互连导体条状物被一组感应放大器所分享。每一参考内存中有着越多数目的记忆细胞,就可以产生较大电流用以对复数个源极线充电。这些复数个源极线耦接至该互连导体条状物,以产生与耦接至一主记忆数组中一记忆细胞之一源极线的电容匹配。当一硅晶圆产出后,分别测量一主记忆数组源极线的电容値,以及一参考数组源极线的电容値,来决定是否进行裁减。也可借由裁减耦接至该互连导体条状物与该参考内存的一组源极线之一,来进一步调整电容匹配,可以裁减源极线的一段,或是增长源极线的一段。

65. 发明专利

TW200746163A 具有能在再新中最小化電源消耗之溫度感測裝置之半導體記憶裝置 SEMICONDUCTOR MEMORY DEVICE WITH TEMPERATURE SENSING DEVICE CAPABLE OF MINIMIZING POWER CONSUMPTION IN REFRESH 审中-公开
简体标题：具有能在再新中最小化电源消耗之温度传感设备之半导体记忆设备 SEMICONDUCTOR MEMORY DEVICE WITH TEMPERATURE SENSING DEVICE CAPABLE OF MINIMIZING POWER CONSUMPTION IN REFRESH
公开(公告)号：TW200746163A
公开(公告)日：2007-12-16
申请号：TW096112897
申请日：2007-04-12
申请人：海力士半導體股份有限公司 HYNIX SEMICONDUCTOR INC.
发明人：金敬勛 KIM, KYUNG-HOON , 派翠克B 摩倫 MORAN, PATRICK B.
IPC分类号： G11C
CPC分类号： G11C7/04 , G11C11/406 , G11C11/40626 , G11C2029/5002 , G11C2211/4067
摘要：一種能夠在無雜訊影響下量測一溫度之半導體記憶裝置包括一用於回應於一控制信號感測一當前溫度之溫度感測裝置,其中該半導體記憶裝置進入一省電模式持續自該控制信號之一啓用開始之一預定時間且其中該省電模式大體上無電源消耗。一種根據本發明驅動一半導體記憶裝置之方法包括回應於一控制信號感測一當前溫度並進入一省電模式持續自該控制信號之一啓用開始之一預定時間且其中該省電模式大體上無電源消耗。
简体摘要：一种能够在无噪声影响下量测一温度之半导体记忆设备包括一用于回应于一控制信号传感一当前温度之温度传感设备,其中该半导体记忆设备进入一省电模式持续自该控制信号之一启用开始之一预定时间且其中该省电模式大体上无电源消耗。一种根据本发明驱动一半导体记忆设备之方法包括回应于一控制信号传感一当前温度并进入一省电模式持续自该控制信号之一启用开始之一预定时间且其中该省电模式大体上无电源消耗。

66. 发明专利

TW200627471A 積體電路之直接記憶體存取介面及其方法 DIRECT MEMORY ACCESS INTERFACE IN INTEGRATED CIRCUITS AND METHOD THEREFOR 审中-公开
简体标题：集成电路之直接内存存取界面及其方法 DIRECT MEMORY ACCESS INTERFACE IN INTEGRATED CIRCUITS AND METHOD THEREFOR
公开(公告)号：TW200627471A
公开(公告)日：2006-08-01
申请号：TW094132968
申请日：2005-09-23
申请人：艾特梅爾公司 ATMEL CORPORATION
发明人：尼古拉泰勒柯 NICOLA TELECCO , 維賈揚阿杜蘇米里 VIJAYA P. ADUSUMILLI
IPC分类号： G11C
CPC分类号： G11C29/1201 , G11C29/48 , G11C2029/1204 , G11C2029/5002
摘要：一種直接記憶體存取介面結合所設定之位元線選擇資料至一所欲之頁暫存器元件之一特定儲存元件中。此選擇資料以及一存取致能訊號啟動一記憶存取閘極以電性耦接於具有一所欲之記憶位元線之一記憶存取線。個別的位元線係獨立地可選擇，並且一次可選擇超過一個頁暫存器元件。一記憶位元線之直接存取允許測量以及特性操作以與所選擇之記憶體單元來電性實施。此直接電性存取允許儀器以進行特性操作所必須的電壓與電流之測量。因為不需晶片解碼方案，所以節省了結合於位於每一位元線選擇器電路之定址解碼器閘極之其它面積。因為選擇資料已儲存於頁暫存器元件中已有雙向儲存元件中，所以額外面積之節省可被實現。
简体摘要：一种直接内存存取界面结合所设置之比特线选择数据至一所欲之页寄存器组件之一特定存储组件中。此选择数据以及一存取致能信号启动一记忆存取闸极以电性耦接于具有一所欲之记忆比特线之一记忆存取线。个别的比特线系独立地可选择，并且一次可选择超过一个页寄存器组件。一记忆比特线之直接存取允许测量以及特性操作以与所选择之内存单元来电性实施。此直接电性存取允许仪器以进行特性操作所必须的电压与电流之测量。因为不需芯片译码方案，所以节省了结合于位于每一比特线选择器电路之寻址译码器闸极之其它面积。因为选择数据已存储于页寄存器组件中已有双向存储组件中，所以额外面积之节省可被实现。

67. 发明专利

TW200519942A 磁阻隨機存取記憶體單元之加速壽命測試 ACCELERATED LIFE TEST OF MRAM CELLS 失效
简体标题：磁阻随机存取内存单元之加速寿命测试 ACCELERATED LIFE TEST OF MRAM CELLS
公开(公告)号：TW200519942A
公开(公告)日：2005-06-16
申请号：TW093128880
申请日：2004-09-23
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：布箂笛尼J 卡尼 GARNI, BRADLEY J. , 湯馬士W 安卓 ANDRE, THOMAS W. , 喬瑟夫J 那哈斯 NAHAS, JOSEPH J.
IPC分类号： G11C
CPC分类号： G11C29/50 , G11C11/16 , G11C2029/5002
摘要：本發明揭示一電路(30)，其可在MRAM(磁阻隨機存取記憶體)(10)的加速壽命測試過程中將應力電壓施加至包含磁阻隨機存取記憶體(MRAM)(10)儲存元件的磁穿隧接面(MTJ)(34–38)上。與正常作業相比，所選用的應力電壓可提供一預定的老化加速度。在壽命測試中的一既定時間點，使用源極隨耦電路(70)將應力電壓供應至儲存單元的一子集。電路(24)藉由模仿被施加應力的部分記憶體陣列(12)之負載特性而將應力電壓維持在期望值。其結果係一嚴格界定之電壓被施予MTJ(34–38)，使所有記憶單元(34–38)的加速幅度得到確切界定。
简体摘要：本发明揭示一电路(30)，其可在MRAM(磁阻随机存取内存)(10)的加速寿命测试过程中将应力电压施加至包含磁阻随机存取内存(MRAM)(10)存储组件的磁穿隧接面(MTJ)(34–38)上。与正常作业相比，所选用的应力电压可提供一预定的老化加速度。在寿命测试中的一既定时间点，使用源极随耦电路(70)将应力电压供应至存储单元的一子集。电路(24)借由模仿被施加应力的部分内存数组(12)之负载特性而将应力电压维持在期望值。其结果系一严格界定之电压被施予MTJ(34–38)，使所有记忆单元(34–38)的加速幅度得到确切界定。

68. 发明专利

TWI222144B 偵測動態隨機存取記憶體之主動區及深溝電容重疊偏移的測試元件及其偵測方法有权
简体标题：侦测动态随机存取内存之主动区及深沟电容重叠偏移的测试组件及其侦测方法
公开(公告)号：TWI222144B
公开(公告)日：2004-10-11
申请号：TW091116342
申请日：2002-07-23
申请人：南亞科技股份有限公司 NANYA TECHNOLOGY CORPORATION
发明人：張明成 CHANG, MING CHENG , 吳鐵將 WU, TIE JIANG , 林正平 , 郭澤綿 TSE-MAIN KUO , 樊旭誠 HSU-CHENG FAN
IPC分类号： H01L
CPC分类号： H01L27/10861 , G11C11/401 , G11C29/50 , G11C2029/5002 , G11C2029/5004 , H01L22/34 , H01L27/0207 , H01L27/10891 , H01L29/66181
摘要：一種偵測動態隨機存取記憶體之主動區及深溝電容重疊偏移之測試元件，設置於一基底之切割道上，包括：二主動區，相互平行設置於基底中；二第一深溝電容，沿主動區外側平行設置於基底中，長度小於主動區；一方形主動字元線，設置於基底上，完全覆蓋第一深溝電容；一第一路過字元線，與主動區垂直，平行設置於方形第一字元線第一側邊，並與主動區垂直相交；第二路過字元線，與主動區垂直，平行設置於第一路過字元線外側，並與主動區之垂直相交；一第三路過字元線，與主動區垂直，平行設置於方形第一字元線之側邊，並與主動區垂直相交；二第二深溝電容，分別設置於主動區中之第一路過字元線通過處之基底中；以及四接觸窗，分別設置於第一與第二路過字元線間的主動區上，以及設置於方形主動字元線與第三路過字元線中間的該二主動區上，各與底下之主動區接觸。藉由測試元件上的臨限電壓，可以監控主動區與深溝電容間的偏移程度。
简体摘要：一种侦测动态随机存取内存之主动区及深沟电容重叠偏移之测试组件，设置于一基底之切割道上，包括：二主动区，相互平行设置于基底中；二第一深沟电容，沿主动区外侧平行设置于基底中，长度小于主动区；一方形主动字符线，设置于基底上，完全覆盖第一深沟电容；一第一路过字符线，与主动区垂直，平行设置于方形第一字符线第一侧边，并与主动区垂直相交；第二路过字符线，与主动区垂直，平行设置于第一路过字符线外侧，并与主动区之垂直相交；一第三路过字符线，与主动区垂直，平行设置于方形第一字符线之侧边，并与主动区垂直相交；二第二深沟电容，分别设置于主动区中之第一路过字符线通过处之基底中；以及四接触窗，分别设置于第一与第二路过字符线间的主动区上，以及设置于方形主动字符线与第三路过字符线中间的该二主动区上，各与底下之主动区接触。借由测试组件上的临限电压，可以监控主动区与深沟电容间的偏移程度。

69. 发明专利

TW591754B 半導體記憶體元件之製造方法有权
简体标题：半导体内存组件之制造方法
公开(公告)号：TW591754B
公开(公告)日：2004-06-11
申请号：TW092102279
申请日：2003-01-30
申请人：富士通股份有限公司 FUJITSU LIMITED
发明人：彥幸信 YUKINOBU HIKOSAKA
IPC分类号： H01L
CPC分类号： H01L27/11507 , G11C11/22 , G11C29/50 , G11C2029/5002 , H01L22/34 , H01L27/11502 , H01L28/55 , H01L28/57 , H01L28/65 , H01L2924/0002 , H01L2924/00
摘要：本發明提供一種製造設置有一電容器於半導體基板上方之半導體記憶體元件之方法，該電容器及由第一傳導膜製成之下電極、介電膜製成之電容器介電膜及第二傳導膜製成之上電極組成之積層物，該方法包含下列步驟：形成一絕緣膜，形成一電容器於該絕緣膜上，形成一介電監視器，該介電監視器係由絕緣膜上電容器之相同材料製成且具有相同層狀結構，於形成電容器步驟中測定介電監視器特性，以及基於介電監視器特性之測量結果評比電容器。
简体摘要：本发明提供一种制造设置有一电容器于半导体基板上方之半导体内存组件之方法，该电容器及由第一传导膜制成之下电极、介电膜制成之电容器介电膜及第二传导膜制成之上电极组成之积层物，该方法包含下列步骤：形成一绝缘膜，形成一电容器于该绝缘膜上，形成一介电监视器，该介电监视器系由绝缘膜上电容器之相同材料制成且具有相同层状结构，于形成电容器步骤中测定介电监视器特性，以及基于介电监视器特性之测量结果评比电容器。

70. 发明专利

TW556303B 用於偵測具有垂直式電晶體之動態隨機存取記憶體的主動區與記憶胞結構之重疊偏移的測試元件及測試方法有权
简体标题：用于侦测具有垂直式晶体管之动态随机存取内存的主动区与记忆胞结构之重叠偏移的测试组件及测试方法
公开(公告)号：TW556303B
公开(公告)日：2003-10-01
申请号：TW091125197
申请日：2002-10-25
申请人：南亞科技股份有限公司
发明人：吳鐵將 , 黃建章 , 姜伯青 , 丁裕偉 , 黃慶玲
IPC分类号： H01L
CPC分类号： H01L27/10876 , G11C11/401 , G11C29/36 , G11C2029/5002 , H01L22/34 , H01L27/10841
摘要：一種用於偵測具有垂直式電晶體之動態隨機存取記憶體的主動區與記憶胞結構之重疊是否產生偏移的測試元件，係設置於一晶圓之切割道中。測試元件包括一第一、第二記憶胞結構，對齊地設置於切割道中，第一、第二記憶胞結構各具有一溝槽電容器，以及一電晶體結構；一主動區，設置於第一、第二記憶胞結構之間；以及一第一至第四量測墊，其中第一、第二量測墊係分別設置於第一記憶胞結構之兩端上，而第三、第四量測墊係分別設置於第二記憶胞結構之兩端上。
简体摘要：一种用于侦测具有垂直式晶体管之动态随机存取内存的主动区与记忆胞结构之重叠是否产生偏移的测试组件，系设置于一晶圆之切割道中。测试组件包括一第一、第二记忆胞结构，对齐地设置于切割道中，第一、第二记忆胞结构各具有一沟槽电容器，以及一晶体管结构；一主动区，设置于第一、第二记忆胞结构之间；以及一第一至第四量测垫，其中第一、第二量测垫系分别设置于第一记忆胞结构之两端上，而第三、第四量测垫系分别设置于第二记忆胞结构之两端上。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式