专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明专利

TW201547003A 邏輯電路审中-公开
简体标题：逻辑电路
公开(公告)号：TW201547003A
公开(公告)日：2015-12-16
申请号：TW104129343
申请日：2009-10-22
申请人：半導體能源研究所股份有限公司 , SEMICONDUCTOR ENERGY LABORATORY CO., LTD.
发明人：小山潤 , KOYAMA, JUN , 秋元健吾 , AKIMOTO, KENGO , 津吹將志 , TSUBUKU, MASASHI
IPC分类号： H01L27/088 , H01L29/786
CPC分类号： H03K19/094 , H01L27/0883 , H01L27/1225 , H03K19/09407 , H03K19/09421 , H03K19/096
摘要：一種邏輯電路。本發明的目標是要將使用氧化物半導體的電晶體應用於包括增強型電晶體的邏輯電路。該邏輯電路包括空乏型電晶體(101)和增強型電晶體(102)。電晶體(101和102)的每個包括閘極電極、閘極絕緣層、第一氧化物半導體層、第二氧化物半導體層、源極電極、及汲極電極。電晶體(102)包括設置於第一氧化物半導體層在源極電極和汲極電極之間的區域之上的還原防止層。
简体摘要：一种逻辑电路。本发明的目标是要将使用氧化物半导体的晶体管应用于包括增强型晶体管的逻辑电路。该逻辑电路包括空乏型晶体管(101)和增强型晶体管(102)。晶体管(101和102)的每个包括闸极电极、闸极绝缘层、第一氧化物半导体层、第二氧化物半导体层、源极电极、及汲极电极。晶体管(102)包括设置于第一氧化物半导体层在源极电极和汲极电极之间的区域之上的还原防止层。

42. 发明专利

TWI512739B 脈衝訊號輸出電路及移位暫存器有权
简体标题：脉冲信号输出电路及移位寄存器
公开(公告)号：TWI512739B
公开(公告)日：2015-12-11
申请号：TW100105103
申请日：2011-02-16
申请人：半導體能源研究所股份有限公司 , SEMICONDUCTOR ENERGY LABORATORY CO., LTD.
发明人：豐高耕平 , TOYOTAKA, KOUHEI
IPC分类号： G11C19/28
CPC分类号： H03K19/0013 , G11C19/184 , G11C19/28 , H03K19/096 , H03K23/44

43. 发明专利

TW201342807A 半導體裝置审中-公开
简体标题：半导体设备
公开(公告)号：TW201342807A
公开(公告)日：2013-10-16
申请号：TW101147529
申请日：2012-12-14
申请人：瑞薩電子股份有限公司 , RENESAS ELECTRONICS CORPORATION
发明人：飯島正章 , IIJIMA, MASAAKI , 出口光宏 , DEGUCHI, MITSUHIRO
IPC分类号： H03K5/14
CPC分类号： G11C11/4076 , G06F13/1689 , G11C7/1066 , G11C7/1093 , G11C7/222 , G11C11/4093 , G11C29/023 , G11C29/028 , H03K5/159 , H03K19/0016 , H03K19/096
摘要：設於半導體裝置(1)中的介面電路(5)，根據時脈信號(CK)對外部記憶裝置(2)供給動作時脈，並從外部記憶裝置(2)接收資料信號(DQ)及閃控信號(DQS)。介面電路(5)，包含使接收的閃控信號(DQS)延遲的延遲電路(25)。延遲電路(25)，包含第1調整電路(26)，及與第1調整電路(26)串聯連接的第2調整電路(27)。第1調整電路(26)，可對該閃控信號(DQS)的延遲量進行對應該時脈信號(CK)的設定頻率之複數階段的調整。第2調整電路(27)，可以比第1調整電路(26)更細的精度調整閃控信號(DQS)的延遲量。
简体摘要：设于半导体设备(1)中的界面电路(5)，根据时脉信号(CK)对外部记忆设备(2)供给动作时脉，并从外部记忆设备(2)接收数据信号(DQ)及闪控信号(DQS)。界面电路(5)，包含使接收的闪控信号(DQS)延迟的延迟电路(25)。延迟电路(25)，包含第1调整电路(26)，及与第1调整电路(26)串联连接的第2调整电路(27)。第1调整电路(26)，可对该闪控信号(DQS)的延迟量进行对应该时脉信号(CK)的设置频率之复数阶段的调整。第2调整电路(27)，可以比第1调整电路(26)更细的精度调整闪控信号(DQS)的延迟量。

44. 发明专利

TWI399923B 具有低功率消耗之移位暫存器有权
简体标题：具有低功率消耗之移位寄存器
公开(公告)号：TWI399923B
公开(公告)日：2013-06-21
申请号：TW099112706
申请日：2010-04-22
申请人：友達光電股份有限公司 , AU OPTRONICS CORPORATION
发明人：蔡宗廷 , TSAI, TSUNGTING
IPC分类号： H03K19/0185 , G09G3/20
CPC分类号： H03K19/096 , G09G3/3266 , G09G2300/0819 , G09G2310/0286 , G11C19/184 , H03K5/135

45. 发明专利

TW201117557A 具有低功率消耗之移位暫存器 SHIFT REGISTER WITH LOW POWER CONSUMPTION 审中-公开
简体标题：具有低功率消耗之移位寄存器 SHIFT REGISTER WITH LOW POWER CONSUMPTION
公开(公告)号：TW201117557A
公开(公告)日：2011-05-16
申请号：TW099112706
申请日：2010-04-22
申请人：友達光電股份有限公司
发明人：蔡宗廷
IPC分类号： H03K , G09G
CPC分类号： H03K19/096 , G09G3/3266 , G09G2300/0819 , G09G2310/0286 , G11C19/184 , H03K5/135
摘要：一種移位暫存器包含複數個移位暫存器級，每一移位暫存器級包含第一輸入端、第二輸入端、第三輸入端用以接收第一時脈信號、第四輸入端用以接收第二時脈信號以及輸出端用以提供輸出信號。前述移位暫存器級係彼此電性串聯，致使移位暫存器級的第一輸入端電性連接於上一移位暫存器級的輸出端以接收上一移位暫存器級所輸出之輸出信號；移位暫存器級的第二輸入端電性連接於次一移位暫存器級的輸出端以接收次一移位暫存器級所輸出之輸出信號；移位暫存器級的輸出端係電性連接於次一移位暫存器級的第一輸入端，以提供輸出信號至次一移位暫存器級。
'
简体摘要：一种移位寄存器包含复数个移位寄存器级，每一移位寄存器级包含第一输入端、第二输入端、第三输入端用以接收第一时脉信号、第四输入端用以接收第二时脉信号以及输出端用以提供输出信号。前述移位寄存器级系彼此电性串联，致使移位寄存器级的第一输入端电性连接于上一移位寄存器级的输出端以接收上一移位寄存器级所输出之输出信号；移位寄存器级的第二输入端电性连接于次一移位寄存器级的输出端以接收次一移位寄存器级所输出之输出信号；移位寄存器级的输出端系电性连接于次一移位寄存器级的第一输入端，以提供输出信号至次一移位寄存器级。 '

46. 发明专利

TW201110322A 邏輯電路 LOGIC CIRCUIT 审中-公开
简体标题：逻辑电路 LOGIC CIRCUIT
公开(公告)号：TW201110322A
公开(公告)日：2011-03-16
申请号：TW098135779
申请日：2009-10-22
申请人：半導體能源研究所股份有限公司
发明人：小山潤 , 秋元健吾 , 津吹將志
IPC分类号： H01L
CPC分类号： H03K19/094 , H01L27/0883 , H01L27/1225 , H03K19/09407 , H03K19/09421 , H03K19/096
摘要：一種邏輯電路。本發明的目標是要將使用氧化物半導體的電晶體應用於包括增强型電晶體的邏輯電路。該邏輯電路包括空乏型電晶體(101)和增强型電晶體(102)。電晶體(101和102)的每個包括閘極電極、閘極絕緣層、第一氧化物半導體層、第二氧化物半導體層、源極電極、及汲極電極。電晶體(102)包括設置於第一氧化物半導體層在源極電極和汲極電極之間的區域之上的還原防止層。
简体摘要：一种逻辑电路。本发明的目标是要将使用氧化物半导体的晶体管应用于包括增强型晶体管的逻辑电路。该逻辑电路包括空乏型晶体管(101)和增强型晶体管(102)。晶体管(101和102)的每个包括闸极电极、闸极绝缘层、第一氧化物半导体层、第二氧化物半导体层、源极电极、及汲极电极。晶体管(102)包括设置于第一氧化物半导体层在源极电极和汲极电极之间的区域之上的还原防止层。

47. 发明专利

TW582005B 脈衝輸出電路,移位暫存器及顯示裝置有权
简体标题：脉冲输出电路,移位寄存器及显示设备
公开(公告)号：TW582005B
公开(公告)日：2004-04-01
申请号：TW091110062
申请日：2002-05-14
申请人：半導體能源研究所股份有限公司 SEMICONDUCTOR ENERGY LABORATORY CO., LTD.
发明人：長尾祥 NAGAO, SHOU , 淺見宗廣 AZAMI, MUNEHIRO , 棚田好文 TANADA, YOSHIFUMI
IPC分类号： G09G
CPC分类号： G09G3/3648 , G09G3/3614 , G09G3/3688 , G09G2300/0408 , G09G2300/0426 , G09G2310/0254 , G09G2310/0283 , G09G2310/0286 , G09G2310/0289 , G09G2310/0291 , G09G2310/0297 , G09G2310/08 , G11C19/00 , G11C19/28 , H01L2924/0002 , H03K19/01735 , H03K19/096 , H01L2924/00
摘要：本發明提供一種由一導電類型的TFT構成的電路，該電路可以輸出正常振幅的訊號。當輸入時鐘訊號CK1變為高電位時，每個TFT(101、103)導通，以將訊號輸出部分(Out)的電位設定在低電位。然後將脈衝輸入到訊號輸入部分(In)，並變為高電位。 TFT(102)的閘極電位增加至(VDD-VthN)及閘極為浮置。因此TFT(102)導通。然後 CK1變為低電位，每個TFT(101、103)關閉。同時，CK3變為高電位，並且訊號輸出部分的電位增加。同時，TFT(102)的閘極的電位藉由電容(104)作用，增加到等於或高於(VDD+VthN)的電位，因此在訊號輸出部分(Out)呈現的高電位變為等於VDD。當SP變為低電位時；CK3變為低電位；和CK1變為高電位時，訊號輸出部分(Out)的電位再次變為低電位。
简体摘要：本发明提供一种由一导电类型的TFT构成的电路，该电路可以输出正常振幅的信号。当输入时钟信号CK1变为高电位时，每个TFT(101、103)导通，以将信号输出部分(Out)的电位设置在低电位。然后将脉冲输入到信号输入部分(In)，并变为高电位。 TFT(102)的闸极电位增加至(VDD-VthN)及闸极为浮置。因此TFT(102)导通。然后 CK1变为低电位，每个TFT(101、103)关闭。同时，CK3变为高电位，并且信号输出部分的电位增加。同时，TFT(102)的闸极的电位借由电容(104)作用，增加到等于或高于(VDD+VthN)的电位，因此在信号输出部分(Out)呈现的高电位变为等于VDD。当SP变为低电位时；CK3变为低电位；和CK1变为高电位时，信号输出部分(Out)的电位再次变为低电位。

48. 发明专利

TW228629B 絕熱動態邏輯電路失效
简体标题：绝热动态逻辑电路
公开(公告)号：TW228629B
公开(公告)日：1994-08-21
申请号：TW082110610
申请日：1993-12-14
申请人：美國電話電報公司
发明人：亞歷山卓.狄更生
IPC分类号： H03K
CPC分类号： H03K19/0019 , H03K19/096
摘要：一種新穎族系的絕熱動態邏輯閘可以比前此之邏輯閘族系具有至少一個幕次較低的功率延遲積。在此邏輯族系之中不須利用複雜的線路或不尋常構造的裝置來製作。特別地，此邏輯族系的每一個邏輯閘在與常見的CMOS邏輯電路相較之下，只需較少的裝置以及較少的面積。這與先前的可逆邏輯提議中每一閘之需要較大數量的電晶體的情形有所不同。此邏輯線路可以利用相當低的供應電壓來操作，並且不須要被調適至一個最佳的工作電壓。此種邏輯亦不受通常在習用的，諸如CMOS邏輯電路之中所出現的撬棍電流的影響。邏輯位準可在近乎每一級中再產生，而某些先前技術中只能利用犧牲邏輯位準來減低能量的散失。在計算之中的每一級中，此種邏輯可以使用來計算的能量回復一個實質的量，並將之回送於電源供應器之中。
简体摘要：一种新颖族系的绝热动态逻辑门可以比前此之逻辑门族系具有至少一个幕次较低的功率延迟积。在此逻辑族系之中不须利用复杂的线路或不寻常构造的设备来制作。特别地，此逻辑族系的每一个逻辑门在与常见的CMOS逻辑电路相较之下，只需较少的设备以及较少的面积。这与先前的可逆逻辑提议中每一闸之需要较大数量的晶体管的情形有所不同。此逻辑线路可以利用相当低的供应电压来操作，并且不须要被调适至一个最佳的工作电压。此种逻辑亦不受通常在习用的，诸如CMOS逻辑电路之中所出现的撬棍电流的影响。逻辑位准可在近乎每一级中再产生，而某些先前技术中只能利用牺牲逻辑位准来减低能量的散失。在计算之中的每一级中，此种逻辑可以使用来计算的能量回复一个实质的量，并将之回送于电源供应器之中。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式