专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明专利

TW201724413A 晶片封裝及其製造方法审中-公开
简体标题：芯片封装及其制造方法
公开(公告)号：TW201724413A
公开(公告)日：2017-07-01
申请号：TW105129279
申请日：2016-09-09
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.
发明人：吳志偉 , WU, CHIH WEI , 林俊成 , LIN, JING CHENG , 盧思維 , LU, SZU WEI , 施應慶 , SHIH, YING CHING
IPC分类号： H01L23/48 , H01L23/28 , H01L21/56
CPC分类号： H01L25/0652 , H01L21/561 , H01L21/565 , H01L21/568 , H01L21/6835 , H01L21/6836 , H01L21/76885 , H01L21/78 , H01L23/3114 , H01L23/367 , H01L23/49811 , H01L23/5389 , H01L24/06 , H01L24/11 , H01L24/13 , H01L24/19 , H01L24/20 , H01L24/25 , H01L24/32 , H01L24/33 , H01L24/73 , H01L24/83 , H01L24/96 , H01L24/97 , H01L25/18 , H01L25/50 , H01L2221/68327 , H01L2221/68359 , H01L2221/68381 , H01L2224/02371 , H01L2224/0401 , H01L2224/04105 , H01L2224/05023 , H01L2224/05124 , H01L2224/05147 , H01L2224/061 , H01L2224/11002 , H01L2224/12105 , H01L2224/13023 , H01L2224/13024 , H01L2224/211 , H01L2224/215 , H01L2224/24137 , H01L2224/24147 , H01L2224/32145 , H01L2224/32225 , H01L2224/32245 , H01L2224/33181 , H01L2224/73217 , H01L2224/73253 , H01L2224/73267 , H01L2224/92244 , H01L2224/97 , H01L2225/06548 , H01L2225/06562 , H01L2225/06586 , H01L2225/06589 , H01L2924/10253 , H01L2924/1027 , H01L2924/1032 , H01L2924/141 , H01L2924/1421 , H01L2924/143 , H01L2924/1431 , H01L2924/1434 , H01L2924/1436 , H01L2924/1461 , H01L2924/3511 , H01L2224/83
摘要：本發明之實施例揭示晶片封裝及其製造方法。在一實施例中，一種晶片封裝可包含：一重佈層(RDL)；一第一晶片，其包含複數個第一接點墊，該複數個第一接點墊面向該RDL；一第二晶片，其放置於該第一晶片與該重佈層(RDL)之間，其中該第一晶片之一部分放置於該第二晶片之一橫向範圍外側；一導電通路，其與該第二晶片橫向分離，該導電通路在該RDL與該複數個第一接點墊之一第一接點墊之間延伸，該第一接點墊位於放置於該第二晶片之該橫向範圍外側之該第一晶片之該部分中。
简体摘要：本发明之实施例揭示芯片封装及其制造方法。在一实施例中，一种芯片封装可包含：一重布层(RDL)；一第一芯片，其包含复数个第一接点垫，该复数个第一接点垫面向该RDL；一第二芯片，其放置于该第一芯片与该重布层(RDL)之间，其中该第一芯片之一部分放置于该第二芯片之一横向范围外侧；一导电通路，其与该第二芯片横向分离，该导电通路在该RDL与该复数个第一接点垫之一第一接点垫之间延伸，该第一接点垫位于放置于该第二芯片之该横向范围外侧之该第一芯片之该部分中。

42. 发明专利

TW201625421A 剝離與清理製程及系統审中-公开
简体标题：剥离与清理制程及系统
公开(公告)号：TW201625421A
公开(公告)日：2016-07-16
申请号：TW104132962
申请日：2015-10-07
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.
发明人：施應慶 , SHIH, YING CHING , 林俊成 , LIN, JING CHENG , 盧思維 , LU, SZU WEI
IPC分类号： B32B38/16 , B32B43/00 , B32B38/10
CPC分类号： B32B43/006 , B32B38/10 , B32B38/162 , B32B38/1858 , B32B2310/0825 , B32B2310/0831 , B32B2310/0843 , B32B2457/14 , H01L21/02076 , H01L21/02079 , H01L21/02096 , H01L21/02098 , H01L21/67046 , H01L21/67051 , H01L21/6836 , H01L21/68785 , H01L24/96 , H01L2221/68327 , H01L2221/68381 , H01L2224/95001 , Y10S901/40 , Y10S901/43 , Y10T156/1111 , Y10T156/1158 , Y10T156/1917 , Y10T156/1928
摘要：本申請案係揭露用於剝離與清理基板的方法與工具。方法包含從第二基板剝離第一基板的表面，以及在剝離之後，清理第一基板的表面。清理步驟包括將清理機構實體接觸第一基板的表面。工具包含剝離模組與清理模組。剝離模組包括第一卡盤、用以朝向第一卡盤發射輻射的輻射源、以及具有真空系統的第一機器手臂。真空系統係用以固定且自第一卡盤移除基板。清理模組包括第二卡盤、用以朝向第二卡盤噴灑流體的噴嘴、以及具有清理裝置的第二機器手臂，用以將清理裝置實體接觸第二卡盤上的基板。
简体摘要：本申请案系揭露用于剥离与清理基板的方法与工具。方法包含从第二基板剥离第一基板的表面，以及在剥离之后，清理第一基板的表面。清理步骤包括将清理机构实体接触第一基板的表面。工具包含剥离模块与清理模块。剥离模块包括第一卡盘、用以朝向第一卡盘发射辐射的辐射源、以及具有真空系统的第一机器手臂。真空系统系用以固定且自第一卡盘移除基板。清理模块包括第二卡盘、用以朝向第二卡盘喷洒流体的喷嘴、以及具有清理设备的第二机器手臂，用以将清理设备实体接触第二卡盘上的基板。

43. 发明专利

TWI323505B 半導體裝置及其形成方法 SEMICONDUCTOR DEVICE AND METHOD OF FORMING THE SAME 有权
简体标题：半导体设备及其形成方法 SEMICONDUCTOR DEVICE AND METHOD OF FORMING THE SAME
公开(公告)号：TWI323505B
公开(公告)日：2010-04-11
申请号：TW095147040
申请日：2006-12-15
申请人：台灣積體電路製造股份有限公司
发明人：李明機 , 盧思維 , 郭祖寬 , 李建勳
IPC分类号： H01L
CPC分类号： H01L21/563 , H01L23/295 , H01L23/3128 , H01L2224/05022 , H01L2224/05124 , H01L2224/05155 , H01L2224/05166 , H01L2224/05171 , H01L2224/05184 , H01L2224/05572 , H01L2224/05573 , H01L2224/05644 , H01L2224/05647 , H01L2224/16225 , H01L2224/32225 , H01L2224/73203 , H01L2224/73204 , H01L2924/01019 , H01L2924/01063 , H01L2924/01078 , H01L2924/01079 , H01L2924/01322 , H01L2924/01327 , H01L2924/15311 , H01L2924/00 , H01L2924/00014
摘要：本發明係提供一種半導體裝置及其形成方法。上述半導體裝置的形成方法包含：藉由介於一積體電路晶片與一封裝基板或印刷電路板之間的複數個軟銲料凸塊，將上述積體電路晶片與上述封裝基板或印刷電路板結合，上述積體電路晶片具有至少一介電層，上述介電層的介電常數較好為不大於3.0，上述軟銲料的鉛濃度較好為不大於5 wt%；以及形成一多層式的底膠層於上述積體電路晶片與上述封裝基板或印刷電路板之間。 A method includes joining an integrated circuit die having at least one low-k dielectric layer to a package substrate or printed circuit board using a plurality of solder bumps located between the die and the package substrate or printed circuit board. The low-k dielectric layer has a dielectric constant of about 3.0 or less. The solder bumps have a lead concentration of about 5% or less. A stratified underfill is formed between the die and the package substrate or printed circuit board. 【創作特點】有鑑於此，本發明的一目的係提供一種半導體裝置及其形成方法，以提升半導體裝置的可靠度。
為達成本發明之上述目的，本發明係提供一種半導體裝置，包含：一積體電路晶片，其具有至少一介電層，上述積體電路晶片係藉由介於上述積體電路晶片與一封裝基板或印刷電路板之間的複數個軟銲料凸塊，與上述封裝基板或印刷電路板結合；一底膠層位於上述積體電路晶片與上述封裝基板或印刷電路板之間；以及一緩衝層，位於上述底膠層與上述積體電路晶片之間。
本發明係又提供一種半導體裝置，包含：一積體電路晶片，其具有至少一介電層；一封裝基板或印刷電路板；複數個軟銲料凸塊，介於上述積體電路晶片與一封裝基板或印刷電路板之間；以及一多層式的底膠層位於上述積體電路晶片與上述封裝基板或印刷電路板之間。
本發明係又提供一種半導體裝置的形成方法，包含：藉由介於一積體電路晶片與一封裝基板或印刷電路板之間的複數個軟銲料凸塊，將上述積體電路晶片與上述封裝基板或印刷電路板結合，上述積體電路晶片具有至少一介電層；以及形成一多層式的底膠層於上述積體電路晶片與上述封裝基板或印刷電路板之間。
本發明係又提供一種半導體裝置的形成方法，包含：藉由介於一積體電路晶片與一封裝基板或印刷電路板之間的複數個軟銲料凸塊，將上述積體電路晶片與上述封裝基板或印刷電路板結合；將一填充物材料混入一底膠材料，而形成一混合物；加入上述混合物，使其實質上填入上述積體電路晶片與上述封裝基板或印刷電路板之間的間隔；在加入上述混合物之後，使上述填充物材料至少部分沉澱；以及在上述填充物材料至少部分沉澱之後，熟化上述底膠材料。
简体摘要：本发明系提供一种半导体设备及其形成方法。上述半导体设备的形成方法包含：借由介于一集成电路芯片与一封装基板或印刷电路板之间的复数个软焊料凸块，将上述集成电路芯片与上述封装基板或印刷电路板结合，上述集成电路芯片具有至少一介电层，上述介电层的介电常数较好为不大于3.0，上述软焊料的铅浓度较好为不大于5 wt%；以及形成一多层式的底胶层于上述集成电路芯片与上述封装基板或印刷电路板之间。 A method includes joining an integrated circuit die having at least one low-k dielectric layer to a package substrate or printed circuit board using a plurality of solder bumps located between the die and the package substrate or printed circuit board. The low-k dielectric layer has a dielectric constant of about 3.0 or less. The solder bumps have a lead concentration of about 5% or less. A stratified underfill is formed between the die and the package substrate or printed circuit board. 【创作特点】有鉴于此，本发明的一目的系提供一种半导体设备及其形成方法，以提升半导体设备的可靠度。为达成本发明之上述目的，本发明系提供一种半导体设备，包含：一集成电路芯片，其具有至少一介电层，上述集成电路芯片系借由介于上述集成电路芯片与一封装基板或印刷电路板之间的复数个软焊料凸块，与上述封装基板或印刷电路板结合；一底胶层位于上述集成电路芯片与上述封装基板或印刷电路板之间；以及一缓冲层，位于上述底胶层与上述集成电路芯片之间。本发明系又提供一种半导体设备，包含：一集成电路芯片，其具有至少一介电层；一封装基板或印刷电路板；复数个软焊料凸块，介于上述集成电路芯片与一封装基板或印刷电路板之间；以及一多层式的底胶层位于上述集成电路芯片与上述封装基板或印刷电路板之间。本发明系又提供一种半导体设备的形成方法，包含：借由介于一集成电路芯片与一封装基板或印刷电路板之间的复数个软焊料凸块，将上述集成电路芯片与上述封装基板或印刷电路板结合，上述集成电路芯片具有至少一介电层；以及形成一多层式的底胶层于上述集成电路芯片与上述封装基板或印刷电路板之间。本发明系又提供一种半导体设备的形成方法，包含：借由介于一集成电路芯片与一封装基板或印刷电路板之间的复数个软焊料凸块，将上述集成电路芯片与上述封装基板或印刷电路板结合；将一填充物材料混入一底胶材料，而形成一混合物；加入上述混合物，使其实质上填入上述集成电路芯片与上述封装基板或印刷电路板之间的间隔；在加入上述混合物之后，使上述填充物材料至少部分沉淀；以及在上述填充物材料至少部分沉淀之后，熟化上述底胶材料。

44. 发明专利

TW201818514A 封裝結構及其形成方法审中-公开
简体标题：封装结构及其形成方法
公开(公告)号：TW201818514A
公开(公告)日：2018-05-16
申请号：TW106135902
申请日：2017-10-19
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.
发明人：施應慶 , SHIH, YING CHING , 吳集錫 , WU, CHI-HSI , 余振華 , YU, CHEN-HUA , 吳志偉 , WU, CHIH-WEI , 林俊成 , LIN, JING-CHENG , 王卜 , WANG, PU , 盧思維 , LU, SZU WEI
IPC分类号： H01L23/28 , H01L23/522
摘要：一實施例係一種方法，其包含：使用第一電連接器將一第一晶粒接合至一中介層之一第一側；使用第二電連接器將一第二晶粒接合至該中介層之該第一側；使一第一虛設晶粒相鄰於該第二晶粒附著至該中介層之該第一側；使用一囊封劑囊封該第一晶粒、該第二晶粒及該第一虛設晶粒；及單粒化該中介層及該第一虛設晶粒以形成一封裝結構。
简体摘要：一实施例系一种方法，其包含：使用第一电连接器将一第一晶粒接合至一中介层之一第一侧；使用第二电连接器将一第二晶粒接合至该中介层之该第一侧；使一第一虚设晶粒相邻于该第二晶粒附着至该中介层之该第一侧；使用一囊封剂囊封该第一晶粒、该第二晶粒及该第一虚设晶粒；及单粒化该中介层及该第一虚设晶粒以形成一封装结构。

45. 发明专利

TWI356460B 半導體元件及其形成方法 SEMICONDUCTOR DEVICE INCLUDING ELECTRICALLY CONDUCTIVE BUMP AND METHOD OF MANUFACTURING THE SAME 有权
简体标题：半导体组件及其形成方法 SEMICONDUCTOR DEVICE INCLUDING ELECTRICALLY CONDUCTIVE BUMP AND METHOD OF MANUFACTURING THE SAME
公开(公告)号：TWI356460B
公开(公告)日：2012-01-11
申请号：TW096108007
申请日：2007-03-08
申请人：台灣積體電路製造股份有限公司
发明人：趙智傑 , 曹佩華 , 盧思維 , 郭祖寬
IPC分类号： H01L
CPC分类号： H01L24/12 , H01L24/11 , H01L2224/05001 , H01L2224/05016 , H01L2224/05022 , H01L2224/05572 , H01L2224/056 , H01L2224/13099 , H01L2224/13111 , H01L2924/00014 , H01L2924/01013 , H01L2924/01022 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01327 , H01L2924/014 , H01L2924/14 , H01L2224/05099
摘要：本發明提供一種半導體元件及其形成方法，包括在一半導體晶片上形成一導電凸塊，以及在該導電凸塊上形成至少一保護層以降低銲點接合失敗(solder joint failure)。
简体摘要：本发明提供一种半导体组件及其形成方法，包括在一半导体芯片上形成一导电凸块，以及在该导电凸块上形成至少一保护层以降低焊点接合失败(solder joint failure)。

48. 发明专利

TWI360188B 半導體封裝結構及其製造方法 A SEMICONDUCTOR PACKAGE ASSEMBLY AND METHODS OF FORMING THE SAME 有权
简体标题：半导体封装结构及其制造方法 A SEMICONDUCTOR PACKAGE ASSEMBLY AND METHODS OF FORMING THE SAME
公开(公告)号：TWI360188B
公开(公告)日：2012-03-11
申请号：TW095147873
申请日：2006-12-20
申请人：台灣積體電路製造股份有限公司
发明人：盧思維 , 趙智傑 , 郭祖寬 , 鄒覺倫 , 張國欽
IPC分类号： H01L
CPC分类号： H01L21/563 , H01L21/6835 , H01L23/055 , H01L23/3121 , H01L23/36 , H01L23/49816 , H01L24/48 , H01L24/73 , H01L24/97 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/451 , H01L2224/48145 , H01L2224/48227 , H01L2224/73203 , H01L2224/73204 , H01L2224/73253 , H01L2224/73265 , H01L2224/97 , H01L2924/00014 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01019 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01047 , H01L2924/01074 , H01L2924/01082 , H01L2924/01322 , H01L2924/01327 , H01L2924/014 , H01L2924/10253 , H01L2924/12044 , H01L2924/14 , H01L2924/15184 , H01L2924/15311 , H01L2924/157 , H01L2924/181 , H01L2924/351 , H01L2224/81 , H01L2224/83 , H01L2224/85 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/05599
摘要：本發明提供一種半導體封裝的製造方法包括：提供一封裝基板，該封裝基板包括一基底材料；形成一內連線結構於該封裝基板上，其中該內連線結構包括複數個深插塞於該內連線結構之底部；連接至少一晶片至該封裝基板之一第一表面；自相對於該第一表面之一第二表面薄化該封裝基板，其中至少一部份之該基底材料被移除；以及於薄化該封裝基板之後，連接複數個球柵陣列球至暴露於該封裝基板之該第二表面上之該些深插塞。
简体摘要：本发明提供一种半导体封装的制造方法包括：提供一封装基板，该封装基板包括一基底材料；形成一内连接结构于该封装基板上，其中该内连接结构包括复数个深插塞于该内连接结构之底部；连接至少一芯片至该封装基板之一第一表面；自相对于该第一表面之一第二表面薄化该封装基板，其中至少一部份之该基底材料被移除；以及于薄化该封装基板之后，连接复数个球栅数组球至暴露于该封装基板之该第二表面上之该些深插塞。

49. 发明专利

TWI345291B 半導體封裝體及矽基封裝基板 SEMICONDUCTOR PACKAGE ASSEMBLY AND SILICON-BASED PACKAGE SUBSTRATE 有权
简体标题：半导体封装体及硅基封装基板 SEMICONDUCTOR PACKAGE ASSEMBLY AND SILICON-BASED PACKAGE SUBSTRATE
公开(公告)号：TWI345291B
公开(公告)日：2011-07-11
申请号：TW096127294
申请日：2007-07-26
申请人：台灣積體電路製造股份有限公司
发明人：盧思維 , 趙智傑 , 陸惠慈 , 郭祖寬 , 鄒覺倫 , 張國欽
IPC分类号： H01L
CPC分类号： H01L23/147 , H01L23/49816 , H01L23/49833 , H01L23/49838 , H01L23/5386 , H01L25/0655 , H01L2224/16225 , H01L2924/00011 , H01L2924/00014 , H01L2924/01327 , H01L2924/1461 , H01L2924/15192 , H01L2924/15311 , H01L2924/15321 , H01L2924/157 , H01L2924/19107 , H01L2924/00 , H01L2224/0401
摘要：本發明提供一種半導體封裝體及矽基封裝基板，上述半導體封裝體包括一矽基封裝基板，其厚度小於200μm；一半導體晶片，包括至少一低介電常數介電層，其低介電常數小於3.0；以及複數個銲料凸塊，設置於該半導體晶片與該矽基封裝基板之間。
简体摘要：本发明提供一种半导体封装体及硅基封装基板，上述半导体封装体包括一硅基封装基板，其厚度小于200μm；一半导体芯片，包括至少一低介电常数介电层，其低介电常数小于3.0；以及复数个焊料凸块，设置于该半导体芯片与该硅基封装基板之间。

50. 发明专利

TWI337374B 半導體結構、半導體晶圓及其製造方法 SEMICONDUCTOR STRUCTURE、SEMICONDUCTOR WAFER AND METHOD FOR FABRICATING THE SAME 有权
简体标题：半导体结构、半导体晶圆及其制造方法 SEMICONDUCTOR STRUCTURE、SEMICONDUCTOR WAFER AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TWI337374B
公开(公告)日：2011-02-11
申请号：TW095144659
申请日：2006-12-01
申请人：台灣積體電路製造股份有限公司
发明人：鄭心圃 , 趙智傑 , 盧思維
IPC分类号： H01L
CPC分类号： H01L23/562 , H01L21/02123 , H01L21/02274 , H01L21/02282 , H01L21/302 , H01L21/314 , H01L21/316 , H01L21/3185 , H01L21/563 , H01L21/78 , H01L23/52 , H01L23/585 , H01L24/48 , H01L2224/32245 , H01L2224/48091 , H01L2224/48247 , H01L2224/48465 , H01L2224/73265 , H01L2924/00014 , H01L2924/01019 , H01L2924/01078 , H01L2924/01327 , H01L2924/09701 , H01L2924/10253 , H01L2924/13091 , H01L2924/14 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要：本發明揭露一種具有應力調整層之積體電路及其製造方法，可以避免晶圓翹曲及破壞。該具有應力調整層之積體電路之製造方法包括：提供一具有一第一表面及一第二表面之半導體基板，其中該半導體基板之厚度大體係小於150μm；形成複數膜層於該基板之第一表面，該複數膜層係施加一應力於該半導體基板之上；以及，形成一應力調整層於該第一表面及第二表面其中之一者之上，並補償或平衡該複數膜層施於半導體晶圓上之該應力。
简体摘要：本发明揭露一种具有应力调整层之集成电路及其制造方法，可以避免晶圆翘曲及破坏。该具有应力调整层之集成电路之制造方法包括：提供一具有一第一表面及一第二表面之半导体基板，其中该半导体基板之厚度大体系小于150μm；形成复数膜层于该基板之第一表面，该复数膜层系施加一应力于该半导体基板之上；以及，形成一应力调整层于该第一表面及第二表面其中之一者之上，并补偿或平衡该复数膜层施于半导体晶圆上之该应力。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式