专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明专利

TWI365486B 在Ｎ型源汲極接面中的含磷磊晶矽層 PHOSPHORUS CONTAINING SI EPITAXIAL LAYERS IN N-TYPE SOURCE/DRAIN JUNCTIONS 有权
简体标题：在Ｎ型源汲极接面中的含磷磊晶硅层 PHOSPHORUS CONTAINING SI EPITAXIAL LAYERS IN N-TYPE SOURCE/DRAIN JUNCTIONS
公开(公告)号：TWI365486B
公开(公告)日：2012-06-01
申请号：TW097148997
申请日：2008-12-16
申请人：應用材料股份有限公司
发明人：喬柏索拉貝 , 葉志淵 , 金以寬
IPC分类号： H01L
CPC分类号： H01L29/7848 , H01L21/823807 , H01L21/823814 , H01L21/823878 , H01L29/66628 , H01L29/7834 , Y10T428/24612
摘要：在此揭露形成含n型摻質之磊晶矽層的方法。特定實施例是關於形成及處理如金氧半導體場效電晶體(MOSFET)裝置之半導體裝置中的磊晶層。在特定實施例中，形成n型摻雜磊晶層涉及使製程腔室內的基材接觸含有矽源、碳源與n型摻質源之沉積氣體。磊晶層可能具有相當大的拉伸應力，其主要由高濃度n型摻質所引起。含有n型摻質之膜層亦可能包含置換碳。磷也可做為高濃度n型摻質。在此尚揭露具有高含量n型摻質之磊晶層的基材。
简体摘要：在此揭露形成含n型掺质之磊晶硅层的方法。特定实施例是关于形成及处理如金属氧化物半导体场效应管(MOSFET)设备之半导体设备中的磊晶层。在特定实施例中，形成n型掺杂磊晶层涉及使制程腔室内的基材接触含有硅源、碳源与n型掺质源之沉积气体。磊晶层可能具有相当大的拉伸应力，其主要由高浓度n型掺质所引起。含有n型掺质之膜层亦可能包含置换碳。磷也可做为高浓度n型掺质。在此尚揭露具有高含量n型掺质之磊晶层的基材。

32. 发明专利

TW201133849A 場效應電晶體、奈米級場效應電晶體及其形成方法 FET,NANOSCALE FET AND METHOD FORMING THE SAME 审中-公开
简体标题：场效应晶体管、奈米级场效应晶体管及其形成方法 FET,NANOSCALE FET AND METHOD FORMING THE SAME
公开(公告)号：TW201133849A
公开(公告)日：2011-10-01
申请号：TW099132985
申请日：2010-09-29
申请人：蘇弗洛塔公司
发明人：湯普森斯科特E , 薩摩拉波里達莫德爾R
IPC分类号： H01L
CPC分类号： H01L21/823412 , H01L21/823493 , H01L21/84 , H01L27/0207 , H01L27/11 , H01L27/1104 , H01L29/105 , H01L29/1079 , H01L29/66545 , H01L29/66628 , H01L29/7834
摘要：本發明提供一種用來減少各式各樣電子裝置及電子系統電耗的新穎結構及方法,其中部分結構及方法可以透過重複利用現行塊狀矽(bulk CMOS)製程及技術而被廣泛實施應用,藉此降低半導體產業及周邊電子產業在面臨技術變革時的花費開銷及風險。於本發明中將討論與深度空乏通道(Deeply Depleted Channel,DDC)相關結構及方法的設計,其可使得基於CMOS的裝置產生比以往塊狀矽(bulk CMOS)製程產物具有較低臨界電壓變異數��VT且能讓通道區域中摻有雜質的場效應電晶體(FET)的臨界電壓VT被更精確設定。所述的DDC設計比以往bulk CMOS電晶體具有更强的基體效應(Body Effect)而可顯著的動態控制DDC電晶體當中的電耗。不同的DDC設置可以達成不同的技術功效,並且本發明所述及的其他結構及方法可以被單獨應用或與DDC同時應用以達成額外的技術功效。
简体摘要：本发明提供一种用来减少各式各样电子设备及电子系统电耗的新颖结构及方法,其中部分结构及方法可以透过重复利用现行块状硅(bulk CMOS)制程及技术而被广泛实施应用,借此降低半导体产业及周边电子产业在面临技术变革时的花费开销及风险。于本发明中将讨论与深度空乏信道(Deeply Depleted Channel,DDC)相关结构及方法的设计,其可使得基于CMOS的设备产生比以往块状硅(bulk CMOS)制程产物具有较低临界电压变异数��VT且能让信道区域中掺有杂质的场效应晶体管(FET)的临界电压VT被更精确设置。所述的DDC设计比以往bulk CMOS晶体管具有更强的基体效应(Body Effect)而可显着的动态控制DDC晶体管当中的电耗。不同的DDC设置可以达成不同的技术功效,并且本发明所述及的其他结构及方法可以被单独应用或与DDC同时应用以达成额外的技术功效。

33. 发明专利

TW201115626A 半導體裝置及其製造方法 SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME 审中-公开
简体标题：半导体设备及其制造方法 SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TW201115626A
公开(公告)日：2011-05-01
申请号：TW099131794
申请日：2010-09-20
申请人：台灣積體電路製造股份有限公司
发明人：許俊豪
IPC分类号： H01L
CPC分类号： H01L29/7848 , H01L21/02381 , H01L21/02433 , H01L21/02521 , H01L21/02532 , H01L21/02639 , H01L21/3065 , H01L21/823807 , H01L21/823814 , H01L21/823821 , H01L21/84 , H01L21/845 , H01L29/045 , H01L29/16 , H01L29/1608 , H01L29/165 , H01L29/20 , H01L29/32 , H01L29/66628 , H01L29/66636 , H01L29/66795 , H01L29/7851
摘要：本發明提供一種半導體裝置及其製造方法,上述半導體裝置的製造方法包括提供一半導體基板;於上述半導體基板中形成一溝槽,其中上述溝槽的一底面具有一第一結晶面方向,且上述溝槽的一側面具有一第二結晶面方向;進行一磊晶製程,於上述溝槽中成長一半導體材料,其中上述磊晶製程利用一蝕刻成分,且其中上述第一結晶面方向上的一第一成長速率不同於上述第二結晶面方向的一第二成長速率。
简体摘要：本发明提供一种半导体设备及其制造方法,上述半导体设备的制造方法包括提供一半导体基板;于上述半导体基板中形成一沟槽,其中上述沟槽的一底面具有一第一结晶面方向,且上述沟槽的一侧面具有一第二结晶面方向;进行一磊晶制程,于上述沟槽中成长一半导体材料,其中上述磊晶制程利用一蚀刻成分,且其中上述第一结晶面方向上的一第一成长速率不同于上述第二结晶面方向的一第二成长速率。

34. 发明专利

TWI327777B 具有介於源極區和汲極區間之埋入式氧化物層的應變矽金屬氧化物半導體裝置 STRAINED SILICON MOS DEVICE WITH BOX LAYER BETWEEN THE SOURCE AND DRAIN REGIONS 有权
简体标题：具有介于源极区和汲极区间之埋入式氧化物层的应变硅金属氧化物半导体设备 STRAINED SILICON MOS DEVICE WITH BOX LAYER BETWEEN THE SOURCE AND DRAIN REGIONS
公开(公告)号：TWI327777B
公开(公告)日：2010-07-21
申请号：TW095146039
申请日：2006-12-08
申请人：英特爾股份有限公司
发明人：古斯皮庫瑞羅 , 海曼特戴許潘迪 , 桑尼特泰吉 , 馬克鮑爾
IPC分类号： H01L
CPC分类号： H01L29/66628 , H01L29/165 , H01L29/66636 , H01L29/66772 , H01L29/7848 , H01L29/78639 , H01L29/78687
摘要：一種MOS裝置，包含：包括設置在閘極介電質上之閘極電極的閘極堆疊、形成在該閘極堆疊的橫向相對側上之第一間隔體及第二間隔體、在該第一間隔體鄰近之源極區、在該第二間隔體鄰近之汲極區、以及在該閘極堆疊下方並設置在該源極區與該汲極區之間的通道區域。本發明的MOS裝置進一步包含：在該通道區域下方並設置在該源極區與汲極區之間的埋入式氧化物(BOX)區域。該BOX區域允許形成較深的源極及汲極區，以降低電晶體電阻以及自對準矽化物尖峰缺陷，同時防止閘極邊緣接面寄生電容。
简体摘要：一种MOS设备，包含：包括设置在闸极介电质上之闸极电极的闸极堆栈、形成在该闸极堆栈的横向相对侧上之第一间隔体及第二间隔体、在该第一间隔体邻近之源极区、在该第二间隔体邻近之汲极区、以及在该闸极堆栈下方并设置在该源极区与该汲极区之间的信道区域。本发明的MOS设备进一步包含：在该信道区域下方并设置在该源极区与汲极区之间的埋入式氧化物(BOX)区域。该BOX区域允许形成较深的源极及汲极区，以降低晶体管电阻以及自对准硅化物尖峰缺陷，同时防止闸极边缘接面寄生电容。

35. 发明专利

TW201019418A 製造半導體裝置的方法 METHODS OF FABRICATING SEMICONDUCTOR DEVICES 审中-公开
简体标题：制造半导体设备的方法 METHODS OF FABRICATING SEMICONDUCTOR DEVICES
公开(公告)号：TW201019418A
公开(公告)日：2010-05-16
申请号：TW098134597
申请日：2009-10-13
申请人：台灣積體電路製造股份有限公司
发明人：賴素貞 , 鄭光茗 , 莊學理 , 沈俊良
IPC分类号： H01L
CPC分类号： H01L29/7848 , H01L21/823842 , H01L29/165 , H01L29/517 , H01L29/665 , H01L29/66545 , H01L29/66628
摘要：本發明提供製造半導體裝置的方法。上述製造半導體裝置的方法包括提供一半導體基底，其具有一第一區域和一第二區域，形成一高介電常數介電層於該半導體基底之上，形成一矽層該高介電常數介電層之上，形成一硬遮罩層於該矽層之上，圖案化該硬遮罩層、該矽層、該高介電常數介電層以形成一第一閘極結構於該第一區域上和一第二閘極結構於該第二區域上，形成一接觸蝕刻終止層於該第一和該第二閘極結構之上，修飾該接觸蝕刻終止層的一輪廓，形成一層間介電層於修飾後的該接觸蝕刻終止層之上，實施一化學機械研磨以分別地露出該第一和第二閘極結構的該矽層，以及分別地自該第一和第二閘極結構移除該矽層，並將其取代以金屬閘極結構。
简体摘要：本发明提供制造半导体设备的方法。上述制造半导体设备的方法包括提供一半导体基底，其具有一第一区域和一第二区域，形成一高介电常数介电层于该半导体基底之上，形成一硅层该高介电常数介电层之上，形成一硬遮罩层于该硅层之上，图案化该硬遮罩层、该硅层、该高介电常数介电层以形成一第一闸极结构于该第一区域上和一第二闸极结构于该第二区域上，形成一接触蚀刻终止层于该第一和该第二闸极结构之上，修饰该接触蚀刻终止层的一轮廓，形成一层间介电层于修饰后的该接触蚀刻终止层之上，实施一化学机械研磨以分别地露出该第一和第二闸极结构的该硅层，以及分别地自该第一和第二闸极结构移除该硅层，并将其取代以金属闸极结构。

36. 发明专利

TW201001627A 具有可伸張與／或可壓縮應變之半導體元件及其製造方法和設計結構 SEMICONDUCTOR DEVICES HAVING TENSILE AND/OR COMPRESSIVE STRAIN AND METHODS OF MANUFACTURING AND DESIGN STRUCTURE 审中-公开
简体标题：具有可伸张与／或可压缩应变之半导体组件及其制造方法和设计结构 SEMICONDUCTOR DEVICES HAVING TENSILE AND/OR COMPRESSIVE STRAIN AND METHODS OF MANUFACTURING AND DESIGN STRUCTURE
公开(公告)号：TW201001627A
公开(公告)日：2010-01-01
申请号：TW098108657
申请日：2009-03-17
申请人：萬國商業機器公司
发明人：程康國 , 羅登斯卡爾J
IPC分类号： H01L
CPC分类号： H01L21/823807 , H01L21/823814 , H01L29/165 , H01L29/66628 , H01L29/66636 , H01L29/7848
摘要：本文揭示一種具有可伸張與/或可壓縮應變施加其上之半導體元件及其製造方法，和用以提升通道應變之設計結構。該方法包括對於一NFET與一PFET形成一閘極結構，以及使用相同的沉積與蝕刻製程在該NFET與該PFET之該閘極結構上形成多個側壁。該方法亦包括在該NFET與該PFET之源極與汲極區域中提供應力材料。
简体摘要：本文揭示一种具有可伸张与/或可压缩应变施加其上之半导体组件及其制造方法，和用以提升信道应变之设计结构。该方法包括对于一NFET与一PFET形成一闸极结构，以及使用相同的沉积与蚀刻制程在该NFET与该PFET之该闸极结构上形成多个侧壁。该方法亦包括在该NFET与该PFET之源极与汲极区域中提供应力材料。

37. 发明专利

TW200929336A 用於減少微負載效應的半導體裝置 SEMICONDUCTOR DEVICE FOR ALLEVIATING MICRO-LOADING EFFECT 审中-公开
简体标题：用于减少微负载效应的半导体设备 SEMICONDUCTOR DEVICE FOR ALLEVIATING MICRO-LOADING EFFECT
公开(公告)号：TW200929336A
公开(公告)日：2009-07-01
申请号：TW097116986
申请日：2008-05-08
申请人：聯發科技股份有限公司 MEDIATEK INC.
发明人：李東興 LEE, TUNG HSING , 楊明宗 YANG, MING TZONG , 鄭道 CHENG, TAO , 柯慶忠 KO, CHING CHUNG , 張添昌 CHANG, TIEN CHANG , 張裕東 CHANG, YU TUNG
IPC分类号： H01L
CPC分类号： H01L29/7848 , H01L21/02532 , H01L21/02658 , H01L21/823412 , H01L21/823418 , H01L29/165 , H01L29/66628 , H01L29/66636
摘要：一種用於減少微負載效應的半導體裝置,包含:半導體基體,其上具有位於內部區域以及外部區域之間之中間環形區域;矽鍺裝置,位於半導體基體上之內部區域內;以及複數個第一假鍍圖案,位於半導體基體上之中間環形區域內,其中至少一第一假鍍圖案包含矽鍺。
简体摘要：一种用于减少微负载效应的半导体设备,包含:半导体基体,其上具有位于内部区域以及外部区域之间之中间环形区域;硅锗设备,位于半导体基体上之内部区域内;以及复数个第一假镀图案,位于半导体基体上之中间环形区域内,其中至少一第一假镀图案包含硅锗。

38. 发明专利

TW200845390A 包括階式源極/汲極區之半導體結構 SEMICONDUCTOR STRUCTURE INCLUDING STEPPED SOURCE/DRAIN REGION 审中-公开
简体标题：包括阶式源极/汲极区之半导体结构 SEMICONDUCTOR STRUCTURE INCLUDING STEPPED SOURCE/DRAIN REGION
公开(公告)号：TW200845390A
公开(公告)日：2008-11-16
申请号：TW097103793
申请日：2008-01-31
申请人：萬國商業機器公司 INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人：羅致靖 LUO, ZHIJIONG , 朱慧瓏 ZHU, HUILONG , 方順菲 FANG, SUNFEI , 戴爾湯瑪斯W DYER, THOMAS W.
IPC分类号： H01L
CPC分类号： H01L29/0847 , H01L21/28518 , H01L23/485 , H01L29/6653 , H01L29/66545 , H01L29/6656 , H01L29/66628 , H01L29/7834 , H01L2924/0002 , H01L2924/00
摘要：本發明係關於一種半導體結構,其包含部份位於一半導體基材內的階梯式源/汲極區,其較佳於一閘極方向上具有一梯級,該閘極位於與半導體基材內之階梯式源/汲極區鄰接的通道區上。該階梯式源/汲極區之梯級部份係覆蓋階梯式源/汲極區中的延展區。
简体摘要：本发明系关于一种半导体结构,其包含部份位于一半导体基材内的阶梯式源/汲极区,其较佳于一闸极方向上具有一梯级,该闸极位于与半导体基材内之阶梯式源/汲极区邻接的信道区上。该阶梯式源/汲极区之梯级部份系覆盖阶梯式源/汲极区中的延展区。

39. 发明专利

TW200845388A 遷移率增强之具非合金矽化物金氧半場效電晶體的結構與方法 STRUCTURE AND METHOD FOR MOBILITY ENHANCED MOSFETS WITH UNALLOYED SILICIDE 审中-公开
简体标题：迁移率增强之具非合金硅化物金氧半场效应管的结构与方法 STRUCTURE AND METHOD FOR MOBILITY ENHANCED MOSFETS WITH UNALLOYED SILICIDE
公开(公告)号：TW200845388A
公开(公告)日：2008-11-16
申请号：TW097100114
申请日：2008-01-02
申请人：萬國商業機器公司 INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人：劉耀誠 LIU, YAOCHENG , 杜惹瑟堤齊單巴勞 CHIDAMBARRAO, DURESETI , 歐雷格格魯宣柯夫 GLUSCHENKOV, OLEG , 嘉德森R 霍特 HOLT, JUDSON R. , 芮妮T 蒙 MO, RENEE T. , 林健 RIM, KERN
IPC分类号： H01L
CPC分类号： H01L21/823864 , H01L21/76886 , H01L21/823807 , H01L21/823814 , H01L21/84 , H01L27/1203 , H01L27/3279 , H01L29/165 , H01L29/665 , H01L29/6656 , H01L29/66628 , H01L29/66636 , H01L29/7848
摘要：雖然嵌入式矽鍺合金及矽碳合金提供許多有用的應用,尤其是透過應力工程增强MOSFET的遷移率,但是在這些表面上形成的合金矽化物會使裝置效能衰退。本發明之結構與方法在半導體基材上此類矽合金表面上方提供未合金矽化物。如此致能低電阻接觸的形成,以使在相同半導體基材上具有嵌入式SiGe之PFETs及具有嵌入式Si:C之NFETs的遷移率增强。再者,本發明提供增厚磊晶矽合金的方法,尤其是增厚磊晶Si:C合金以高於閘極介電質的水平,而增加電晶體裝置之通道上的應力。
简体摘要：虽然嵌入式硅锗合金及硅碳合金提供许多有用的应用,尤其是透过应力工程增强MOSFET的迁移率,但是在这些表面上形成的合金硅化物会使设备性能衰退。本发明之结构与方法在半导体基材上此类硅合金表面上方提供未合金硅化物。如此致能低电阻接触的形成,以使在相同半导体基材上具有嵌入式SiGe之PFETs及具有嵌入式Si:C之NFETs的迁移率增强。再者,本发明提供增厚磊晶硅合金的方法,尤其是增厚磊晶Si:C合金以高于闸极介电质的水平,而增加晶体管设备之信道上的应力。

40. 发明专利

TWI300271B 半導體元件及其製造方法 SEMICONDUCTOR DEVICE AND METHOD FOR FORMING THE SAME 失效
简体标题：半导体组件及其制造方法 SEMICONDUCTOR DEVICE AND METHOD FOR FORMING THE SAME
公开(公告)号：TWI300271B
公开(公告)日：2008-08-21
申请号：TW094136168
申请日：2005-10-17
申请人：三星電子股份有限公司 SAMSUNG ELECTRONICS CO., LTD.
发明人：前田茂伸 MAEDA, SHIGENOBU
IPC分类号： H01L
CPC分类号： H01L29/66636 , H01L21/823807 , H01L21/823864 , H01L21/84 , H01L27/1203 , H01L29/66628 , H01L29/7834 , H01L29/7842 , H01L29/7843 , H01L29/785
摘要：在此揭露的本發明是一種半導體元件及其製造方
法。半導體元件包括一第一半導體圖案定義出一主動區、
放置在第一半導體圖案上彼此分開的第二半導體圖案、一
隔離的閘極電極會與放置在其間的第二半導體圖案相隔
開、以及應力產生圖案會施加一應力到被第一半導體圖案
定義出的在閘極電極的一通道區上,藉以增加載子的移動
力。
简体摘要：在此揭露的本发明是一种半导体组件及其制造方法。半导体组件包括一第一半导体图案定义出一主动区、放置在第一半导体图案上彼此分开的第二半导体图案、一隔离的闸极电极会与放置在其间的第二半导体图案相隔开、以及应力产生图案会施加一应力到被第一半导体图案定义出的在闸极电极的一信道区上,借以增加载子的移动力。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式