专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明专利

TW201135733A 記憶體裝置，半導體裝置以及電子設備 MEMORY DEVICE, SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE 审中-公开
简体标题：内存设备，半导体设备以及电子设备 MEMORY DEVICE, SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE
公开(公告)号：TW201135733A
公开(公告)日：2011-10-16
申请号：TW099145539
申请日：2010-12-23
申请人：半導體能源研究所股份有限公司
发明人：小山潤 , 山崎舜平
IPC分类号： G11C , H03K
CPC分类号： H01L27/1225 , G06F1/206 , G11C11/412 , G11C27/024 , H01L21/84 , H01L27/0629 , H01L27/11517 , H01L27/1203 , H03K19/094 , H03K19/0948
摘要：本發明之目地為提供一種記憶體裝置，其不需複雜製造程序並可抑制其電力消耗，及提供包括該記憶體裝置之半導體裝置。解決方案為提供：一種電容器，其保持資料；及切換元件，其控制記憶體元件中於該電容器中儲存及釋放電荷。在該記憶體元件中，諸如反相器或時控反相器之反相元件包括將輸入信號反相並輸出該信號。對該切換元件而言，使用包括通道形成區中之氧化物半導體之電晶體。若施加於該反相元件之電源電壓停止，該資料係儲存於該電容器中，使得即使當施加於該反相元件之該電源電壓停止，該資料仍保持於該電容器中。
简体摘要：本发明之目地为提供一种内存设备，其不需复杂制造进程并可抑制其电力消耗，及提供包括该内存设备之半导体设备。解决方案为提供：一种电容器，其保持数据；及切换组件，其控制内存组件中于该电容器中存储及释放电荷。在该内存组件中，诸如反相器或时控反相器之反相组件包括将输入信号反相并输出该信号。对该切换组件而言，使用包括信道形成区中之氧化物半导体之晶体管。若施加于该反相组件之电源电压停止，该数据系存储于该电容器中，使得即使当施加于该反相组件之该电源电压停止，该数据仍保持于该电容器中。

22. 发明专利

TW201017831A 半導體元件與用於製造該元件之方法 SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME 审中-公开
简体标题：半导体组件与用于制造该组件之方法 SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TW201017831A
公开(公告)日：2010-05-01
申请号：TW098100599
申请日：2009-01-09
申请人：海力士半導體股份有限公司
发明人：鄭璲鈺
IPC分类号： H01L
CPC分类号： H01L29/7841 , H01L27/108 , H01L27/10802 , H01L27/115 , H01L27/11517 , H01L27/1203 , H01L29/66651
摘要：此中揭露一具有增強浮體之半導體元件和一種用於增加元件運轉穩定度之製造方法。該方法包括在一絕緣層上覆矽上沉積一翼狀結構，形成一閘極圖案以覆蓋該翼狀結構和在暴露於該閘極圖案的兩側之該絕緣層上覆矽上形成傳導區域以區分每一電晶體的浮體。
简体摘要：此中揭露一具有增强浮体之半导体组件和一种用于增加组件运转稳定度之制造方法。该方法包括在一绝缘层上覆硅上沉积一翼状结构，形成一闸极图案以覆盖该翼状结构和在暴露于该闸极图案的两侧之该绝缘层上覆硅上形成传导区域以区分每一晶体管的浮体。

23. 发明专利

TW200924021A 半導體建構、半導體製程方法及形成快閃記憶體結構之方法 SEMICONDUCTOR CONSTRUCTIONS, SEMICONDUCTOR PROCESSING METHODS, AND METHODS OF FORMING FLASH MEMORY STRUCTURES 审中-公开
简体标题：半导体建构、半导体制程方法及形成闪存结构之方法 SEMICONDUCTOR CONSTRUCTIONS, SEMICONDUCTOR PROCESSING METHODS, AND METHODS OF FORMING FLASH MEMORY STRUCTURES
公开(公告)号：TW200924021A
公开(公告)日：2009-06-01
申请号：TW097134337
申请日：2008-09-05
申请人：美光科技公司 MICRON TECHNOLOGY, INC.
发明人：馬克凱爾包區 KIEHLBAUCH, MARK
IPC分类号： H01L
CPC分类号： H01L21/31138 , H01L21/0273 , H01L21/0337 , H01L21/32139 , H01L27/11517
摘要：一些實施例包括使離子反射離開光阻遮罩側壁之垂直區以使得該等離子沿該等光阻遮罩側壁之底部衝擊底腳區且移除該等底腳區之至少大部分的方法。在一些實施例中,可在一在該光阻遮罩之下之材料中形成鄰近該等光阻遮罩側壁之溝槽。可形成另一材料以具有延伸進入該等溝槽之突出物。該等突出物可輔助將該另一材料固定至在該光阻遮罩之下之該材料。在一些實施例中,該光阻遮罩利用於圖案化快閃記憶體結構。一些實施例包括經由牙狀突出物使材料固定至下伏材料之半導體建構。
简体摘要：一些实施例包括使离子反射离开光阻遮罩侧壁之垂直区以使得该等离子沿该等光阻遮罩侧壁之底部冲击底脚区且移除该等底脚区之至少大部分的方法。在一些实施例中,可在一在该光阻遮罩之下之材料中形成邻近该等光阻遮罩侧壁之沟槽。可形成另一材料以具有延伸进入该等沟槽之突出物。该等突出物可辅助将该另一材料固定至在该光阻遮罩之下之该材料。在一些实施例中,该光阻遮罩利用于图案化闪存结构。一些实施例包括经由牙状突出物使材料固定至下伏材料之半导体建构。

24. 发明专利

TW200907959A 資訊紀錄再生裝置失效
简体标题：信息纪录再生设备
公开(公告)号：TW200907959A
公开(公告)日：2009-02-16
申请号：TW097111520
申请日：2008-03-28
申请人：東芝股份有限公司 KABUSHIKI KAISHA TOSHIBA
发明人：塚本隆之 TSUKAMOTO, TAKAYUKI , 久保光一 KUBO, KOHICHI , 鎌田親義 KAMATA, CHIKAYOSHI , 平井隆大 HIRAI, TAKAHIRO , 青木伸也 AOKI, SHINYA , 平岡俊郎 HIRAOKA, TOSHIRO
IPC分类号： G11B
CPC分类号： H01L27/115 , B82Y10/00 , G11B9/04 , G11B9/1436 , G11B9/1481 , G11B9/149 , G11C13/00 , G11C13/0004 , G11C13/0007 , G11C2213/31 , G11C2213/32 , G11C2213/51 , G11C2213/52 , G11C2213/56 , G11C2213/71 , G11C2213/72 , G11C2213/79 , H01L27/11517 , H01L27/2409 , H01L27/2481 , H01L45/085 , H01L45/1233 , H01L45/1253 , H01L45/126 , H01L45/147 , H01L45/1625
摘要：本發明提出一種耗電低且熱穩定性高之非揮發性資訊記錄再生裝置。本發明之資訊記錄再生裝置具備:記錄層;及在記錄層上施加電壓,使記錄層發生相變化,而記錄資訊之機構。記錄層藉由具有錳鎢礦(Wolframite)構造類樣態或白鎢礦(Scheelite)構造類樣態之材料構成。
简体摘要：本发明提出一种耗电低且热稳定性高之非挥发性信息记录再生设备。本发明之信息记录再生设备具备:记录层;及在记录层上施加电压,使记录层发生相变化,而记录信息之机构。记录层借由具有锰钨矿(Wolframite)构造类样态或白钨矿(Scheelite)构造类样态之材料构成。

25. 发明专利

TW200608514A 記憶體元件之隔離溝槽 ISOLATION TRECNHES FOR MEMORY DEVICES 审中-公开
简体标题：内存组件之隔离沟槽 ISOLATION TRECNHES FOR MEMORY DEVICES
公开(公告)号：TW200608514A
公开(公告)日：2006-03-01
申请号：TW094121143
申请日：2005-06-24
申请人：麥克隆科技公司 MICRON TECHNOLOGY, INC.
发明人：麥克凡爾雷特 VIOLETTE, MICHAEL
IPC分类号： H01L
CPC分类号： H01L21/76232 , H01L27/11517
摘要：本發明係提出方法及裝置。一第一介電栓塞係形成於延伸至一記憶體元件的一基板內之一溝槽的一部分上，使得第一介電栓塞的一上表面係凹陷於基板的一上表面之下方。第一介電栓塞係具有一第一介電材料層以及形成於第一介電材料層上之一第二介電材料層。一第三介電材料之一第二介電栓塞係形成於第一介電栓塞的上表面上。
简体摘要：本发明系提出方法及设备。一第一介电栓塞系形成于延伸至一内存组件的一基板内之一沟槽的一部分上，使得第一介电栓塞的一上表面系凹陷于基板的一上表面之下方。第一介电栓塞系具有一第一介电材料层以及形成于第一介电材料层上之一第二介电材料层。一第三介电材料之一第二介电栓塞系形成于第一介电栓塞的上表面上。

26. 发明专利

TW200605331A 電晶體記憶體陣列及其製造方法 TRANSISTOR MEMORY ARRAY AND METHOD OF MAKING THE SAME 审中-公开
简体标题：晶体管内存数组及其制造方法 TRANSISTOR MEMORY ARRAY AND METHOD OF MAKING THE SAME
公开(公告)号：TW200605331A
公开(公告)日：2006-02-01
申请号：TW094108901
申请日：2005-03-23
申请人：艾特梅爾公司 ATMEL CORPORATION
发明人：亞伯特威納 ALBERT S. WEINER
IPC分类号： H01L
CPC分类号： H01L27/112 , H01L27/0207 , H01L27/105 , H01L27/11286 , H01L27/115 , H01L27/11517 , H01L27/11526
摘要：一記憶體陣列具有以列及行來配置之相同佈局或覆蓋範圍的記憶體元件。雖然一些記憶體元件係EEPROM單元以及其它記憶體單元為唯讀記憶體單元，但是所有記憶體元件係使用一具有相同長度及寬度尺寸之光罩組來製造。在用於EEPROM之光罩組中，使用一主光罩以形成一空乏佈植。在某一型態之唯讀記憶體元件的情況中，主要限制此光罩，以導致一在源極與汲極間具有一非導電通道的電晶體之形成。在其它唯讀記憶體元件之情況中，不限制該相同光罩，以導致一在源極與汲極間具有一高導電或幾乎短路通道之電晶體的形成。將這兩個唯讀記憶體元件指定成為邏輯位準1及邏輯位準0。藉由在相同晶片上具有複數個列之唯讀記憶體元件及複數個列之EEPROM，可建立一具有更多用途之記憶體陣列晶片而不會犧牲晶片空間。
简体摘要：一内存数组具有以列及行来配置之相同布局或覆盖范围的内存组件。虽然一些内存组件系EEPROM单元以及其它内存单元为唯读内存单元，但是所有内存组件系使用一具有相同长度及宽度尺寸之光罩组来制造。在用于EEPROM之光罩组中，使用一主光罩以形成一空乏布植。在某一型态之唯读内存组件的情况中，主要限制此光罩，以导致一在源极与汲极间具有一非导电信道的晶体管之形成。在其它唯读内存组件之情况中，不限制该相同光罩，以导致一在源极与汲极间具有一高导电或几乎短路信道之晶体管的形成。将这两个唯读内存组件指定成为逻辑位准1及逻辑位准0。借由在相同芯片上具有复数个列之唯读内存组件及复数个列之EEPROM，可创建一具有更多用途之内存数组芯片而不会牺牲芯片空间。

27. 发明专利

TW419824B 非揮發性半導體記憶裝置失效
简体标题：非挥发性半导体记忆设备
公开(公告)号：TW419824B
公开(公告)日：2001-01-21
申请号：TW087104347
申请日：1998-03-24
申请人：三菱電機股份有限公司
发明人：大中道崇浩 , 味香夏夫
IPC分类号： H01L , G11C
CPC分类号： H01L27/11517 , G11C16/26 , H01L27/115
摘要：本發明之目的是提供非揮發性半導體記憶裝置，即使在低電源電壓時亦可以確保寫入動作和讀出動作之邊限。
本發明之解決手段是在非揮發性半導體記憶裝置l000之記憶單元陣列中設有雙極電品體BTl以其基極連接到2個記憶單元電晶體MC1a和MClb之源極之間之連接點。雙極電晶體 BTl之射極之電位位準被記憶單元SL解碼器132控制。雙極電晶體BTl之集極被保持在接地電位。在讀出動作時控制射極電位使雙極電晶體BTl變成ON狀態，在記憶單元電晶體之通道流動之電流被雙極電晶體BTl放大藉以進行讀出。
简体摘要：本发明之目的是提供非挥发性半导体记忆设备，即使在低电源电压时亦可以确保写入动作和读出动作之边限。本发明之解决手段是在非挥发性半导体记忆设备l000之记忆单元数组中设有双极电品体BTl以其基极连接到2个记忆单元晶体管MC1a和MClb之源极之间之连接点。双极晶体管 BTl之射极之电位位准被记忆单元SL译码器132控制。双极晶体管BTl之集极被保持在接地电位。在读出动作时控制射极电位使双极晶体管BTl变成ON状态，在记忆单元晶体管之信道流动之电流被双极晶体管BTl放大借以进行读出。

28. 发明专利

TW415076B 鐵電電容器及其製造方法有权
简体标题：铁电电容器及其制造方法
公开(公告)号：TW415076B
公开(公告)日：2000-12-11
申请号：TW088106919
申请日：1999-04-29
申请人：三星電子股份有限公司
发明人：鄭東鎮
IPC分类号： H01L
CPC分类号： H01L27/11502 , H01L27/11517 , H01L28/56
摘要：一種具有多層鐵電薄膜之鐵電電容器，其中多層鐵電薄膜包含鈦含量相對較鋯含量大，藉以防止鐵電特性的退化。第一鐵電薄膜係形成在下電極上由PZT構成。接著在第一鐵電薄膜上形成第二鐵電薄膜，其具有鈦含量大於鋯含量。然後在第二鐵電薄膜上形成上電極，再形成保護層覆蓋鐵電電容器。
简体摘要：一种具有多层铁电薄膜之铁电电容器，其中多层铁电薄膜包含钛含量相对较锆含量大，借以防止铁电特性的退化。第一铁电薄膜系形成在下电极上由PZT构成。接着在第一铁电薄膜上形成第二铁电薄膜，其具有钛含量大于锆含量。然后在第二铁电薄膜上形成上电极，再形成保护层覆盖铁电电容器。

29. 发明专利

TW395056B 記憶單元及具備記憶單元之非揮發性半導體記憶裝置失效
简体标题：记忆单元及具备记忆单元之非挥发性半导体记忆设备
公开(公告)号：TW395056B
公开(公告)日：2000-06-21
申请号：TW087100331
申请日：1998-01-07
申请人：三菱電機股份有限公司
发明人：大中道崇浩 , 味香夏夫
IPC分类号： H01L
CPC分类号： H01L27/11517 , G11C16/0433 , H01L27/115
摘要：本發明之目的是提供非揮發性半導體記憶裝置，可以使用低電壓電源以高可靠度進行高速之讀出動作，和可以以低成本製造。
本發明之解決手段是使記憶單元陣列104包含有記憶單元電晶體MC，和與各個記憶單元電晶體對應之單元選擇電晶體MS。記憶單元SG解碼器114將電位供給到與被選擇列對應之單元選擇線ＭL。單元選擇電晶體ＭS依照單元選擇線ＭL之電位，使經由記憶單元電晶體在位元線與源極線之間流動之電流之導通路徑進行開閉。其結果是在讀出動作時，可以抑制流自非選擇之記憶單元電晶體之洩漏電流之影響。
简体摘要：本发明之目的是提供非挥发性半导体记忆设备，可以使用低电压电源以高可靠度进行高速之读出动作，和可以以低成本制造。本发明之解决手段是使记忆单元数组104包含有记忆单元晶体管MC，和与各个记忆单元晶体管对应之单元选择晶体管MS。记忆单元SG译码器114将电位供给到与被选择列对应之单元选择线ＭL。单元选择晶体管ＭS依照单元选择线ＭL之电位，使经由记忆单元晶体管在比特线与源极线之间流动之电流之导通路径进行开闭。其结果是在读出动作时，可以抑制流自非选择之记忆单元晶体管之泄漏电流之影响。

30. 发明专利

TW392356B 非揮發性半導體記憶體及其製造方法失效
简体标题：非挥发性半导体内存及其制造方法
公开(公告)号：TW392356B
公开(公告)日：2000-06-01
申请号：TW087101484
申请日：1998-02-05
申请人： LG半導體股份有限公司
发明人：羅庚晚
IPC分类号： H01L
CPC分类号： H01L27/11517 , H01L27/115
摘要：一種無接觸窗非揮發性金屬氧化半導體記憶體元件，包括一長方陣列的記憶胞，其中，長方陣列的記憶胞係與陣列中之列方向的字元線與行方向的位元線互連。每個記憶胞包括一對結構上不對稱的浮置閘，同一列的金屬氧化物半導體場效應電晶體共用一位在半導體基底內的共源極區(位元線)。電晶體的不對稱之浮置閘結構可同時執行記憶胞的程式化/讀取與監視，也影響浮置閘與位在其上之控制閘(字元線)間的相對大的電容耦合。基本上，由於浮置閘係作為程式化/讀取與監視基底中之汲極區的離子植入罩幕，所以元件的製造會結合自對準製程步驟。
简体摘要：一种无接触窗非挥发性金属氧化半导体内存组件，包括一长方数组的记忆胞，其中，长方数组的记忆胞系与数组中之列方向的字符线与行方向的比特线互连。每个记忆胞包括一对结构上不对称的浮置闸，同一列的金属氧化物半导体场效应晶体管共享一位在半导体基底内的共源极区(比特线)。晶体管的不对称之浮置闸结构可同时运行记忆胞的进程化/读取与监视，也影响浮置闸与位在其上之控制闸(字符线)间的相对大的电容耦合。基本上，由于浮置闸系作为进程化/读取与监视基底中之汲极区的离子植入罩幕，所以组件的制造会结合自对准制程步骤。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式