会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 26. 发明专利
    • 圖型之形成方法及形成抗蝕底層膜用組成物
    • 图型之形成方法及形成抗蚀底层膜用组成物
    • TW201129872A
    • 2011-09-01
    • TW099132830
    • 2010-09-28
    • JSR股份有限公司
    • 峯岸信也中藤慎也中野孝德
    • G03FH01L
    • B44C1/227G03F7/091G03F7/094G03F7/11G03F7/168G03F7/40H01L21/02118H01L21/0332H01L21/0334H01L21/0335H01L21/0337
    • 本發明之目的係提供一種可形成具有作為抗反射膜之功能,同時圖型轉印性能及蝕刻耐性良好之光阻下層膜之光阻下層膜形成用組成物,及使用彼等之圖型形成方法。本發明之圖型形成方法具備下列步驟:(1)於被加工基板上,利用特定之光阻下層膜形成用組成物形成光阻下層膜之步驟,(1’)於光阻下層膜上形成中間層之步驟,(2)於形成中間層之光阻下層膜上塗佈光阻組成物,形成光阻被膜之步驟,(3)於光阻被膜上選擇性照射輻射線,使該光阻被膜曝光之步驟,(4)使經曝光之光阻被膜顯像,形成光阻圖型之步驟,及(5)使用光阻圖型作為遮罩,乾蝕刻中間層、光阻下層膜及被加工基板,於被加工基板上形成特定圖型之步驟。
    • 本发明之目的系提供一种可形成具有作为抗反射膜之功能,同时图型转印性能及蚀刻耐性良好之光阻下层膜之光阻下层膜形成用组成物,及使用彼等之图型形成方法。本发明之图型形成方法具备下列步骤:(1)于被加工基板上,利用特定之光阻下层膜形成用组成物形成光阻下层膜之步骤,(1’)于光阻下层膜上形成中间层之步骤,(2)于形成中间层之光阻下层膜上涂布光阻组成物,形成光阻被膜之步骤,(3)于光阻被膜上选择性照射辐射线,使该光阻被膜曝光之步骤,(4)使经曝光之光阻被膜显像,形成光阻图型之步骤,及(5)使用光阻图型作为遮罩,干蚀刻中间层、光阻下层膜及被加工基板,于被加工基板上形成特定图型之步骤。
    • 27. 发明专利
    • 用於形成半導體元件的方法及系統 METHOD AND SYSTEM FOR FORMING A SEMICONDUCTOR DEVICE
    • 用于形成半导体组件的方法及系统 METHOD AND SYSTEM FOR FORMING A SEMICONDUCTOR DEVICE
    • TWI292588B
    • 2008-01-11
    • TW092107133
    • 2003-03-28
    • 惠普研發公司 HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P.
    • 卡爾 P. 陶西格 CARL PHILIP TAUSSIG梅彬 PING MEI
    • H01L
    • G03F7/0002B82Y10/00B82Y40/00H01L21/0273H01L21/0334H01L21/0335H01L21/3085
    • 本發明包括一種用來形成半導體元件的方法和系統。本發明係利用一壓印工具來產生三維阻抗結構,而使薄膜圖案化階層能在一單獨的成型步驟中被移轉至該阻抗物上,並在嗣後的處理步驟中依序地顯現。因此,在各接續的圖案化步驟之間的對準,將可由所製成的壓印工具之精確度來決定,而無關於製程中可能會發生的膨脹或收縮。本發明之第一態樣係為一種用來製成半導體元件的方法。該方法包含提供一基材[410],沈積一第一材料層[415]於該基材[410]上,及形成一三維(3D)阻抗結構[420]於該基材[410]上,而該3D阻抗結構[420]包含多數不同的垂向高度遍佈該結構[420]。本發明的第二態樣為一用來製造半導體元件的系統,乃包含可在一撓性基材[410]上沈積一第一材料層[415]的裝置,可在該撓性基材[410]上沈積一阻抗層的裝置,可移轉一3D圖案於該阻抗層而在該撓性基材[410]上形成一3D阻抗層[420]的裝置,及可利用該3D阻抗層[420]來在該撓性基材[410]上形成一交叉點陣列[440]的裝置。
    • 本发明包括一种用来形成半导体组件的方法和系统。本发明系利用一压印工具来产生三维阻抗结构,而使薄膜图案化阶层能在一单独的成型步骤中被移转至该阻抗物上,并在嗣后的处理步骤中依序地显现。因此,在各接续的图案化步骤之间的对准,将可由所制成的压印工具之精确度来决定,而无关于制程中可能会发生的膨胀或收缩。本发明之第一态样系为一种用来制成半导体组件的方法。该方法包含提供一基材[410],沉积一第一材料层[415]于该基材[410]上,及形成一三维(3D)阻抗结构[420]于该基材[410]上,而该3D阻抗结构[420]包含多数不同的垂向高度遍布该结构[420]。本发明的第二态样为一用来制造半导体组件的系统,乃包含可在一挠性基材[410]上沉积一第一材料层[415]的设备,可在该挠性基材[410]上沉积一阻抗层的设备,可移转一3D图案于该阻抗层而在该挠性基材[410]上形成一3D阻抗层[420]的设备,及可利用该3D阻抗层[420]来在该挠性基材[410]上形成一交叉点数组[440]的设备。