专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明专利

TWI272483B 具區塊管理系統之非揮發性記憶體及方法 NON-VOLATILE MEMORY AND METHOD WITH BLOCK MANAGEMENT SYSTEM 失效
简体标题：具区块管理系统之非挥发性内存及方法 NON-VOLATILE MEMORY AND METHOD WITH BLOCK MANAGEMENT SYSTEM
公开(公告)号：TWI272483B
公开(公告)日：2007-02-01
申请号：TW093141373
申请日：2004-12-30
申请人：桑迪士克股份有限公司 SANDISK CORPORATION
发明人：艾倫大衛班尼特 BENNETT, ALAN DAVID , 艾倫道格拉斯布萊斯 BRYCE, ALAN DOUGLAS , 瑟蓋葛洛貝斯 GOROBETS, SERGEY , 艾倫威希辛克萊爾 SINCLAIR, ALAN WELSH , 彼得約翰史密斯 SMITH, PETER JOHN
IPC分类号： G06F
CPC分类号： G06F11/1666 , G06F11/1072 , G06F11/141 , G06F11/1415 , G06F11/1658 , G06F12/0246 , G06F2212/7202 , G06F2212/7203 , G06F2212/7205 , G06F2212/7208 , G11C11/5621 , G11C11/5628 , G11C16/102 , G11C16/105 , G11C16/20 , G11C29/00 , G11C29/76 , G11C2211/5641
摘要：本發明揭示一種非揮發性記憶體系統，其會被組織成由複數個實體記憶體位置所組成的複數個實體群。每個實體群(元區塊(metablock))均可如同一個單位般地抹除，並且可用來儲存一邏輯資料群。記憶體管理系統允許藉由配置一專門用來記錄該邏輯群之該更新資料的元區塊，以便用於更新一邏輯資料群。該更新元區塊會依照收到的順序來記錄更新資料，而且並未限制該記錄是(循序)否(雜亂)具有和原來被儲存般正確的邏輯順序。最後，便會關閉該更新元區塊，以供進一步記錄。其將會進行數項處理中的其中一項，不過，最終皆會以正確的順序來產生一完全填充的元區塊，用來取代原始元區塊。於雜亂的情況中，會以有利於頻繁更新的方式將目錄資料保留在該非揮發性記憶體之中。該系統會支援可同時被更新的多重邏輯群。
简体摘要：本发明揭示一种非挥发性内存系统，其会被组织成由复数个物理内存位置所组成的复数个实体群。每个实体群(元区块(metablock))均可如同一个单位般地抹除，并且可用来存储一逻辑数据群。内存管理系统允许借由配置一专门用来记录该逻辑群之该更新数据的元区块，以便用于更新一逻辑数据群。该更新元区块会依照收到的顺序来记录更新数据，而且并未限制该记录是(循序)否(杂乱)具有和原来被存储般正确的逻辑顺序。最后，便会关闭该更新元区块，以供进一步记录。其将会进行数项处理中的其中一项，不过，最终皆会以正确的顺序来产生一完全填充的元区块，用来取代原始元区块。于杂乱的情况中，会以有利于频繁更新的方式将目录数据保留在该非挥发性内存之中。该系统会支持可同时被更新的多重逻辑群。

22. 发明专利

TW200617962A 多用途非揮發性記憶卡 MULTI-PURPOSE NON-VOLATILE MEMORY CARD 审中-公开
简体标题：多用途非挥发性记忆卡 MULTI-PURPOSE NON-VOLATILE MEMORY CARD
公开(公告)号：TW200617962A
公开(公告)日：2006-06-01
申请号：TW094122881
申请日：2005-07-06
申请人：桑迪士克股份有限公司 SANDISK CORPORATION
发明人：羅巴利列 BARZILAI, RON , 艾爾哈米阿斯瑞凡 ELHAMIAS, REUVEN
IPC分类号： G11C
CPC分类号： G11C11/56 , G11C11/5621 , G11C11/5628 , G11C16/0483 , G11C16/12 , G11C2211/5641
摘要：本發明提供一種通常於多重儲存狀態中來操作其記憶胞的快閃非揮發性記憶系統，其能夠於二狀態中來操作其部份選定或全部的記憶胞區塊。該等二狀態係被選為該等多重狀態中分離最遠者，從而於二狀態操作期間提供較大的邊限。當吾人希望較快程式化及較長的運作壽命等優點，而非多重狀態操作所提供的高資料儲存密度時，如此便可讓運作於二狀態中的該等記憶胞具較快程式化及較長的運作壽命。本發明的示範實施例係一記憶卡，使用者可於二狀態及多重狀態操作間作選擇。
简体摘要：本发明提供一种通常于多重存储状态中来操作其记忆胞的快闪非挥发性记忆系统，其能够于二状态中来操作其部份选定或全部的记忆胞区块。该等二状态系被选为该等多重状态中分离最远者，从而于二状态操作期间提供较大的边限。当吾人希望较快进程化及较长的运作寿命等优点，而非多重状态操作所提供的高数据存储密度时，如此便可让运作于二状态中的该等记忆胞具较快进程化及较长的运作寿命。本发明的示范实施例系一记忆卡，用户可于二状态及多重状态操作间作选择。

23. 发明专利

TW200601041A 具控制資料管理之非揮發性記憶體及方法 NON-VOLATILE MEMORY AND METHOD WITH CONTROL DATA MANAGEMENT 失效
简体标题：具控制数据管理之非挥发性内存及方法 NON-VOLATILE MEMORY AND METHOD WITH CONTROL DATA MANAGEMENT
公开(公告)号：TW200601041A
公开(公告)日：2006-01-01
申请号：TW093141376
申请日：2004-12-30
申请人：桑迪士克股份有限公司 SANDISK CORPORATION
发明人：瑟蓋安那托里維屈葛洛貝斯 GOROBETS, SERGEY ANATOLIEVICH , 艾倫大衛班尼特 BENNETT, ALAN DAVID , 艾倫道格拉斯布萊斯 BRYCE, ALAN DOUGLAS
IPC分类号： G06F , G11C
CPC分类号： G11C16/20 , G06F11/1072 , G06F11/141 , G06F11/1415 , G06F11/1658 , G06F11/1666 , G06F12/0246 , G06F2212/7202 , G06F2212/7205 , G11C11/5621 , G11C11/5628 , G11C29/00 , G11C2211/5641
摘要：在具有區塊管理系統的非揮發性記憶體中，區塊管理系統的關鍵資料(如控制資料)係維持在複製項中。本發明揭式各種以健全的方式寫入及讀取多重狀態記憶體之關鍵資料之兩個複本的方法。在本發明的另一方面中，在含有控制資料之記憶體區塊上的先佔式廢棄項目收集避免以下不想要的情況：必須同時對大量的此種記憶體區塊進行廢棄項目收集。
简体摘要：在具有区块管理系统的非挥发性内存中，区块管理系统的关键数据(如控制数据)系维持在复制项中。本发明揭式各种以健全的方式写入及读取多重状态内存之关键数据之两个复本的方法。在本发明的另一方面中，在含有控制数据之内存区块上的先占式废弃项目收集避免以下不想要的情况：必须同时对大量的此种内存区块进行废弃项目收集。

24. 发明专利

TW200502971A 記憶體系統之追蹤單元 TRACKING CELLS FOR A MEMORY SYSTEM 失效
简体标题：内存系统之追踪单元 TRACKING CELLS FOR A MEMORY SYSTEM
公开(公告)号：TW200502971A
公开(公告)日：2005-01-16
申请号：TW093116691
申请日：2004-06-10
申请人：桑迪士克股份有限公司 SANDISK CORPORATION
发明人：丹尼爾C 嘉特曼 GUTERMAN, DANIEL C. , 史蒂芬J 葛羅絲 GROSS, STEPHEN J. , 夏薩德卡里德 KHALID, SHAHZAD , 傑佛瑞S 高格衛 GONGWER, GEOFFREY S.
IPC分类号： G11C
CPC分类号： G11C16/26 , G11C11/5621 , G11C16/349
摘要：本發明揭示一種用於一記憶體系統以改進該讀取程序之追蹤單元。該等追蹤單元可提供該資料之品質的一指示，當存在一錯誤時，可用作一資料恢復操作之部份。該等追蹤單元提供一構件來調節該等讀取參數至最佳位準，以反映出該記憶體系統的當前狀況。此外，部份使用多狀態記憶體單元之記憶體系統將應用旋轉資料方案以將耗損最小化。依據多追蹤單元之狀態在該等追蹤單元中對該旋轉方案編碼，其係在讀取時解碼。
简体摘要：本发明揭示一种用于一内存系统以改进该读取进程之追踪单元。该等追踪单元可提供该数据之品质的一指示，当存在一错误时，可用作一数据恢复操作之部份。该等追踪单元提供一构件来调节该等读取参数至最佳位准，以反映出该内存系统的当前状况。此外，部份使用多状态内存单元之内存系统将应用旋转数据方案以将耗损最小化。依据多追踪单元之状态在该等追踪单元中对该旋转方案编码，其系在读取时译码。

25. 发明专利

TWI223281B 具有高速頁面模式操作的非依電性記憶體裝置 A NON-VOLATILE MEMORY DEVICE HAVING HIGH SPEED PAGE MODE OPERATION 有权
简体标题：具有高速页面模式操作的非依电性内存设备 A NON-VOLATILE MEMORY DEVICE HAVING HIGH SPEED PAGE MODE OPERATION
公开(公告)号：TWI223281B
公开(公告)日：2004-11-01
申请号：TW091106890
申请日：2002-04-04
申请人：積憶科技股份有限公司 INTEGRATED MEMORY TECHNOLOGIES, INC.
发明人：曹正中 CHENG-CHUNG TSAO
IPC分类号： G11C
CPC分类号： G11C16/3459 , G11C7/06 , G11C11/5621 , G11C11/5628 , G11C11/5642 , G11C16/08 , G11C16/10 , G11C16/28 , G11C16/32 , G11C16/3454 , G11C2211/5622 , G11C2211/5631
摘要：一種非依電性半導體記憶體包括多個成行及成列排列的記憶格、多數字線、多數位元線、多數輸出緩衝器、多數頁閂鎖(18L)、以及多數快速電流位準翻譯器(QCLT)。各個QCLT係連接至位元線且透過第一行解碼器(44/46U)而由多數位元線(較佳具體實施例為32位元線)共享，也經由第二行解碼器(46L)連接至多數頁閂鎖。各頁閂鎖係經由第三行解碼器電路(38/40/42)連接至一對應輸出緩衝器。頁閂鎖係以多數子頁分組。QCLT進行高速高準確度電流模式比較，以及將比較結果轉成二進碼。二進碼儲存於Q閂鎖(36U-2)。QCLT係作為電流模式類比至數位轉換器(ADC)，ADC將記憶格電流轉成二進碼。閂鎖於Q閂鎖之資料將移轉至頁閂鎖(34)讀出。記憶格電流感應裝置(QCLT)係與資料儲存裝置(頁閂鎖)分開。如此，QCLT可進行電流感應操作，同時頁閂鎖資料被依時序輸出。於32位元線節距內，QCLT可設計成達成高速感應，而各個頁閂鎖具有節距2位元線，且由二行記憶格共享。高速感應讓QCLT對多階記憶格產品更具有吸引力。由於決定記憶格電流位在何階需要多重感應迭代。速度愈高表示等待時間愈短。
简体摘要：一种非依电性半导体内存包括多个成行及成列排列的记忆格、多数字线、多数码元线、多数输出缓冲器、多数页闩锁(18L)、以及多数快速电流位准翻译器(QCLT)。各个QCLT系连接至比特线且透过第一行译码器(44/46U)而由多数码元线(较佳具体实施例为32比特线)共享，也经由第二行译码器(46L)连接至多数页闩锁。各页闩锁系经由第三行译码器电路(38/40/42)连接至一对应输出缓冲器。页闩锁系以多数子页分组。QCLT进行高速高准确度电流模式比较，以及将比较结果转成二进码。二进码存储于Q闩锁(36U-2)。QCLT系作为电流模式模拟至数码转换器(ADC)，ADC将记忆格电流转成二进码。闩锁于Q闩锁之数据将移转至页闩锁(34)读出。记忆格电流感应设备(QCLT)系与数据存储设备(页闩锁)分开。如此，QCLT可进行电流感应操作，同时页闩锁数据被依时序输出。于32比特线节距内，QCLT可设计成达成高速感应，而各个页闩锁具有节距2比特线，且由二行记忆格共享。高速感应让QCLT对多阶记忆格产品更具有吸引力。由于决定记忆格电流位在何阶需要多重感应迭代。速度愈高表示等待时间愈短。

26. 发明专利

TW200401303A 增加改錯碼的用途及藉由使用有關儲存資料的品質的資訊,以操作多位準記憶體系統 INCREASING THE EFFECTIVENESS OF REEOR CORRECTION CODES AND OPERATING MULTI-LEVEL MEMORY SYSTEMS BY USING INFORMATION ABOUT THE QUALITY OF THE STORED DATA 审中-公开
简体标题：增加改错码的用途及借由使用有关存储数据的品质的信息,以操作多位准内存系统 INCREASING THE EFFECTIVENESS OF REEOR CORRECTION CODES AND OPERATING MULTI-LEVEL MEMORY SYSTEMS BY USING INFORMATION ABOUT THE QUALITY OF THE STORED DATA
公开(公告)号：TW200401303A
公开(公告)日：2004-01-16
申请号：TW092113380
申请日：2003-05-16
申请人：桑迪士克股份有限公司 SANDISK CORPORATION
发明人：丹尼爾古特曼 GUTERMAN, DANIEL C. , 史黛芬葛洛斯 GROSS, STEPHEN J. , 喬弗瑞剛威 GONGWER, GEOFFREY S.
IPC分类号： G11C
CPC分类号： G11C16/3418 , G06F11/1012 , G06F11/1072 , G11C11/56 , G11C11/5621 , G11C16/3431 , G11C29/00 , G11C29/42 , G11C29/76 , G11C2029/0411
摘要：儲存於一記憶體系統中之資料的品質為不同方法所評估，及該記憶體系統依據所評估之品質加以操作。該資料品質可以於讀取操作時加以評估。一改錯碼的後序使用可以利用該品質指標，以檢測並重建該具有改良功效的資料。或者，一資料品質之統計可以被建立及數位資料值也可以相關於一修改方式，以防止資料惡化。於此兩例中，改錯動作可以依序適當選擇之程序，特定地執行於品質差之資料上，並因為由品質指標所提供之知識，而具有良好之效用。這些方法可以特別適用於高密度記憶體系統，其係由多位準儲存記憶體單元所構成者。
简体摘要：存储于一内存系统中之数据的品质为不同方法所评估，及该内存系统依据所评估之品质加以操作。该数据品质可以于读取操作时加以评估。一改错码的后序使用可以利用该品质指针，以检测并重建该具有改良功效的数据。或者，一数据品质之统计可以被创建及数码数据值也可以相关于一修改方式，以防止数据恶化。于此两例中，改错动作可以依序适当选择之进程，特定地运行于品质差之数据上，并因为由品质指针所提供之知识，而具有良好之效用。这些方法可以特别适用于高密度内存系统，其系由多位准存储内存单元所构成者。

27. 发明专利

TW552560B 計算電路、計算裝置、及半導體計算電路失效
简体标题：计算电路、计算设备、及半导体计算电路
公开(公告)号：TW552560B
公开(公告)日：2003-09-11
申请号：TW089113963
申请日：2000-07-13
申请人：半導體理工學研究中心股份有限公司
发明人：柴田直 , 譽田正宏 , 大見忠弘
IPC分类号： G06G , H01L
CPC分类号： G11C11/5621 , G06G7/14 , G11C27/005 , H04N19/94
摘要：本案揭露的是能以高速類比計算來計算一絕對差異的計算電路，能計算絕對差異之總和的計算裝置，及可用簡單電路達成且適於用在此等計算電路或裝置中的半導體計算電路。能計算絕對差異的此計算電路包含一大輸入選擇電路1，其輸出一第一信號或一第二信號中的較大者；一小輸入選擇電路2，其輸出第一或第二信號中之較小者；及一減法電路3，其從大輸入選擇電路1之輸出減掉小輸入選擇電路2之輸出。減法電路3包含一電容器6，設置在電容器6之一第一端子和大輸入選擇電路1之輸出間的一第一開關4，設置在電容器6之第一端子和小輸入選擇電路2之輸出間的一第二開關5，及設置在電容器6之一第二端子和連接於一設定電位之一端子間的一第三開關7。能計算絕對差異之總和的計算裝置包含多個此種計算電路，並藉由使用一加總電路來計算該等計算電路之輸出的總和。
简体摘要：本案揭露的是能以高速模拟计算来计算一绝对差异的计算电路，能计算绝对差异之总和的计算设备，及可用简单电路达成且适于用在此等计算电路或设备中的半导体计算电路。能计算绝对差异的此计算电路包含一大输入选择电路1，其输出一第一信号或一第二信号中的较大者；一小输入选择电路2，其输出第一或第二信号中之较小者；及一减法电路3，其从大输入选择电路1之输出减掉小输入选择电路2之输出。减法电路3包含一电容器6，设置在电容器6之一第一端子和大输入选择电路1之输出间的一第一开关4，设置在电容器6之第一端子和小输入选择电路2之输出间的一第二开关5，及设置在电容器6之一第二端子和连接于一设置电位之一端子间的一第三开关7。能计算绝对差异之总和的计算设备包含多个此种计算电路，并借由使用一加总电路来计算该等计算电路之输出的总和。

28. 发明专利

TW490671B 非揮發性半導體記憶裝置失效
简体标题：非挥发性半导体记忆设备
公开(公告)号：TW490671B
公开(公告)日：2002-06-11
申请号：TW089117561
申请日：2000-08-30
申请人：日立製作所股份有限公司 , 日立裝置工程股份有限公司
发明人：倉田英明 , 小林直樹 , 小林孝 , 木村勝高 , 久米均 , 佐伯俊一
IPC分类号： G11C
CPC分类号： G11C16/0483 , G11C11/5621 , G11C11/5628 , G11C16/32 , G11C16/3468 , G11C16/3481 , G11C2211/5621 , G11C2211/5623 , G11C2211/5624 , G11C2211/5642
摘要：本發明提供一種可儲存多值之非揮發性半導體記憶裝置，其可對於寫入資料之複數個位準同時進行寫入動作，緊接著以高寫入通量下執行驗證動作。因此，其係包括：於寫入時用以保持寫入資料之電路6；用以產生於驗證動作期間設置對應於寫入資料之複數個位準的區間所需時序之電路7；用以於驗證時依照上述時序使選擇字元線電壓以階梯狀增加之電路2；以依照上述時序所取出之保持資料選取驗證對象之記憶格1，並由經選取之記憶格1之導通/非導通狀態執行閾值位準的驗證之電路4；以及依照驗證結果對位元線供給寫入偏壓，俾對於寫入不完全之記憶格進行寫入之電路7。
简体摘要：本发明提供一种可存储多值之非挥发性半导体记忆设备，其可对于写入数据之复数个位准同时进行写入动作，紧接着以高写入通量下运行验证动作。因此，其系包括：于写入时用以保持写入数据之电路6；用以产生于验证动作期间设置对应于写入数据之复数个位准的区间所需时序之电路7；用以于验证时依照上述时序使选择字符线电压以阶梯状增加之电路2；以依照上述时序所取出之保持数据选取验证对象之记忆格1，并由经选取之记忆格1之导通/非导通状态运行阈值位准的验证之电路4；以及依照验证结果对比特线供给写入偏压，俾对于写入不完全之记忆格进行写入之电路7。

29. 发明专利

TW474022B 雙位元非揮發性記憶單元的結構及其讀寫方法失效
简体标题：双比特非挥发性记忆单元的结构及其读写方法
公开(公告)号：TW474022B
公开(公告)日：2002-01-21
申请号：TW090102758
申请日：2001-02-08
申请人：聯華電子股份有限公司
发明人：陳錦揚
IPC分类号： H01L
CPC分类号： G11C16/0475 , G11C11/5621 , G11C16/0458 , G11C16/10 , G11C2211/5612
摘要：一種雙位元非揮發性記憶單元的結構及其讀寫方法，此記憶單元中包含二堆疊閘結構、二堆疊閘結構間之一摻雜區，以及位在二堆疊閘結構外側之二源/汲極區，其中源/汲極區之摻雜型態與摻雜區相同。當欲寫入此記憶單元時，係同時將二堆疊閘結構下方之通道打開，並以通道電流之方向來選擇欲寫入之一浮置閘極。當欲讀取此記憶單元之第一浮置閘極中的資料時，係在第一浮置閘極上方之第一控制閘極上施加一讀取偏壓，同時在第二控制閘極上施加一轉移偏壓，並以二源/汲極區導通與否來決定資料是否寫入，其中讀取偏壓大於第一/第二浮置閘極在抹除狀態時之通道啟始電壓，且小於寫入狀態之啟始電壓，而轉移偏壓則大於寫入狀態之啟始電壓。
简体摘要：一种双比特非挥发性记忆单元的结构及其读写方法，此记忆单元中包含二堆栈闸结构、二堆栈闸结构间之一掺杂区，以及位在二堆栈闸结构外侧之二源/汲极区，其中源/汲极区之掺杂型态与掺杂区相同。当欲写入此记忆单元时，系同时将二堆栈闸结构下方之信道打开，并以信道电流之方向来选择欲写入之一浮置闸极。当欲读取此记忆单元之第一浮置闸极中的数据时，系在第一浮置闸极上方之第一控制闸极上施加一读取偏压，同时在第二控制闸极上施加一转移偏压，并以二源/汲极区导通与否来决定数据是否写入，其中读取偏压大于第一/第二浮置闸极在抹除状态时之信道启始电压，且小于写入状态之启始电压，而转移偏压则大于写入状态之启始电压。

30. 发明专利

TW464870B 用以感測具多重臨界電壓之記憶體晶胞的電路及其方法失效
简体标题：用以传感具多重临界电压之内存晶胞的电路及其方法
公开(公告)号：TW464870B
公开(公告)日：2001-11-21
申请号：TW087108744
申请日：1998-06-03
申请人： LG半導體股份有限公司
发明人：徐石虎
IPC分类号： G11C
CPC分类号： G11C16/26 , G11C11/5621 , G11C11/5642 , G11C2211/5642 , G11C2211/5644
摘要：本發明揭露用以感測具多重臨界電壓之記憶體晶胞的一種電路,此電路能夠實施一低電力和電壓感測操作並藉由最小化該電路之尺寸而縮減一多重位階記憶體晶胞之尺寸,且包括有用於根據被輸入與一被選取記憶體晶胞連接的一位元線之一切換控制訊號而施用或阻擋輸至／來自一記憶體晶胞的一電流之一切換器、用於將在該位元線上流動之一電流之大小與一參考電流比較並輸出該比較之一結果的一電流比較單元、用於儲存該電流比較單元實施的比較結果的一記憶體、及被設置成對應於該記憶體晶胞之多重位階數目的一計數器暫存器電路。
简体摘要：本发明揭露用以传感具多重临界电压之内存晶胞的一种电路,此电路能够实施一低电力和电压传感操作并借由最小化该电路之尺寸而缩减一多重位阶内存晶胞之尺寸,且包括有用于根据被输入与一被选取内存晶胞连接的一比特线之一切换控制信号而施用或阻挡输至／来自一内存晶胞的一电流之一切换器、用于将在该比特在线流动之一电流之大小与一参考电流比较并输出该比较之一结果的一电流比较单元、用于存储该电流比较单元实施的比较结果的一内存、及被设置成对应于该内存晶胞之多重位阶数目的一计数器寄存器电路。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式