专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明专利

TW200819981A 建立串聯互連裝置之裝置識別號之設備及方法 APPARATUS AND METHOD FOR ESTABLISHING DEVICE IDENTIFIERS FOR SERIALLY INTERCONNECTED DEVICES 失效
简体标题：创建串联互连设备之设备识别号之设备及方法 APPARATUS AND METHOD FOR ESTABLISHING DEVICE IDENTIFIERS FOR SERIALLY INTERCONNECTED DEVICES
公开(公告)号：TW200819981A
公开(公告)日：2008-05-01
申请号：TW096118202
申请日：2007-05-22
申请人：摩賽德科技股份有限公司 MOSAID TECHNOLOGIES INCORPORATED
发明人：潘弘柏 PYEON, HONG BEOM , 吳學俊 OH, HAK JUNE , 金鎮祺 KIM, JIN-KI
IPC分类号： G06F
CPC分类号： G06F13/4256 , G06F2213/0052
摘要：一種操作串聯互連配置中的多個裝置以建立每一裝置的裝置識別號(ID)之方法或設備。輸入訊號經由串聯互連而傳送至使用複數個輸入的第一裝置,複數個輸入也由第一裝置使用以將其它資訊輸入至其(例如資料、命令、控制訊號)。產生電路產生裝置識別號以回應輸入訊號。傳送電路接著經由第一裝置的串列輸出而傳送與裝置識別號相關連的輸出訊號給第二裝置。串列輸出也會由第一裝置使用以輸出其它資訊(例如訊號、資料)給串聯互連配置中的另一裝置。識別號產生器,用於產生裝置識別號以回應在該裝置的串列輸入收到的輸入訊號,以及與時脈同步地經由該裝置的串列輸出來輸出與產生的裝置識別號相關連的輸出訊號。
简体摘要：一种操作串联互连配置中的多个设备以创建每一设备的设备识别号(ID)之方法或设备。输入信号经由串联互连而发送至使用复数个输入的第一设备,复数个输入也由第一设备使用以将其它信息输入至其(例如数据、命令、控制信号)。产生电路产生设备识别号以回应输入信号。发送电路接着经由第一设备的串行输出而发送与设备识别号相关连的输出信号给第二设备。串行输出也会由第一设备使用以输出其它信息(例如信号、数据)给串联互连配置中的另一设备。识别号产生器,用于产生设备识别号以回应在该设备的串行输入收到的输入信号,以及与时脉同步地经由该设备的串行输出来输出与产生的设备识别号相关连的输出信号。

22. 发明专利

TW200729229A 具有輸出控制之記憶體 MEMORY WITH OUTPUT CONTROL 审中-公开
简体标题：具有输出控制之内存 MEMORY WITH OUTPUT CONTROL
公开(公告)号：TW200729229A
公开(公告)日：2007-08-01
申请号：TW095136448
申请日：2006-09-29
申请人：摩賽德科技股份有限公司 MOSAID TECHNOLOGIES INCORPORATED
发明人：吳學俊 OH, HAK JUNE , 潘弘柏 PYEON, HONG BEOM , 金鎮祺 KIM, JIN-KI
IPC分类号： G11C
CPC分类号： G11C11/5628 , G06F1/12 , G11C7/1021 , G11C7/1051 , G11C7/1078 , G11C11/5642 , G11C16/06 , G11C16/10 , G11C16/16 , G11C16/26 , G11C16/3445 , G11C2207/107
摘要：揭示一種在半導體記憶體中控制資料轉移至串列資料鏈路界面之輸出埠的裝置、系統、及方法。在一實例中,快閃記憶體裝置可具有多重串列資料鏈路,多重記憶體排組及控制輸入埠,該控制輸入埠使該記憶體裝置能轉移串列資料至記憶體裝置之串列資料輸出埠。在另一實例中,快閃記憶體裝置可具有單一串列資料鏈路,單一記憶體排組,串列資料輸入埠,及用以接收輸出致能信號之控制輸入埠。該等快閃記憶體裝置可以以菊鍊組構來串級,而使用回聲信號線來串聯地通訊於記憶體裝置之間。
简体摘要：揭示一种在半导体内存中控制数据转移至串行数据链路界面之输出端口的设备、系统、及方法。在一实例中,闪存设备可具有多重串行数据链路,多重内存排组及控制输入端口,该控制输入端口使该内存设备能转移串行数据至内存设备之串行数据输出端口。在另一实例中,闪存设备可具有单一串行数据链路,单一内存排组,串行数据输入端口,及用以接收输出致能信号之控制输入端口。该等闪存设备可以以菊炼组构来串级,而使用回声信号线来串联地通信于内存设备之间。

23. 发明专利

TW200301484A 低功耗內容可定址記憶體架構审中-公开
简体标题：低功耗内容可寻址内存架构
公开(公告)号：TW200301484A
公开(公告)日：2003-07-01
申请号：TW091137612
申请日：2002-12-27
申请人：摩賽德科技股份有限公司 MOSAID TECHNOLOGIES INCORPORATED
发明人：金俊齊 KIM, JIN-KI , 彼得維拉斯可 VLASENKO, PETER , 道格拉斯派瑞 PERRY, DOUGLAS , 彼得吉理罕 GILLINGHAM, PETER B.
IPC分类号： G11C
CPC分类号： G11C15/00 , G11C15/04
摘要：茲揭示一種低功耗內容可定址記憶體(CAM)架構。其中，CAM陣列之匹配線被分段成預搜尋部與主搜尋部。發出搜尋命令後，即在匹配線之預搜尋部上進行預搜尋作業。若預搜尋結果為匹配，則在匹配線之主搜尋部上接著進行主搜尋。若預搜尋結果為失配，則使主搜尋失效，因此匹配線之主搜尋部上沒有功耗散。預搜尋與主搜尋作業可為管線式處理，以維持高產出量與最低潛候期。其中亦使用一匹配線感測電路偵測匹配線預搜尋及主搜尋部上的電流，以進一步降低功耗。匹配線係與感測電路之感測節點解耦，以便達成更高的感測速度與改進的感測裕度，同時使用模擬匹配線產生定時控制信號，以閂鎖匹配線感測電路之輸出。各匹配線最初先預充電至一以接地電勢代表的落空狀況，然後再加速預充電至一低於VDD的預設電壓電勢位準，以克服收尾之寄生電流，並使匹配線之電壓擺幅減至最小，以節省電力。
简体摘要：兹揭示一种低功耗内容可寻址内存(CAM)架构。其中，CAM数组之匹配线被分段成预搜索部与主搜索部。发出搜索命令后，即在匹配线之预搜索部上进行预搜索作业。若预搜索结果为匹配，则在匹配线之主搜索部上接着进行主搜索。若预搜索结果为失配，则使主搜索失效，因此匹配线之主搜索部上没有功耗散。预搜索与主搜索作业可为管线式处理，以维持高产出量与最低潜候期。其中亦使用一匹配线传感电路侦测匹配线预搜索及主搜索部上的电流，以进一步降低功耗。匹配线系与传感电路之传感节点解耦，以便达成更高的传感速度与改进的传感裕度，同时使用仿真匹配线产生定时控制信号，以闩锁匹配线传感电路之输出。各匹配线最初先预充电至一以接地电势代表的落空状况，然后再加速预充电至一低于VDD的默认电压电势位准，以克服收尾之寄生电流，并使匹配线之电压摆幅减至最小，以节省电力。

24. 发明专利

TW200937420A 具有省電特性的非揮發性半導體記憶體 NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE WITH POWER SAVING FEATURE 审中-公开
简体标题：具有省电特性的非挥发性半导体内存 NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE WITH POWER SAVING FEATURE
公开(公告)号：TW200937420A
公开(公告)日：2009-09-01
申请号：TW097149198
申请日：2008-12-17
申请人：摩賽德科技股份有限公司 MOSAID TECHNOLOGIES INCORPORATED
发明人：吳學俊 OH, HAKJUNE
IPC分类号： G11C
CPC分类号： G06F1/3203 , G06F1/3275 , G11C16/16 , G11C16/32 , Y02D10/14
摘要：本發明提供了一種非揮發性半導體記憶體裝置,該非揮發性半導體記憶體裝置包含:(i)一介面,該介面具有用來接收一輸入時脈之一輸入、以及用來接收一控制器發出的包括一抹除命令的命令之一組資料線;(ii)一模組,該模組具有被配置成一反饋迴路組態之電路組件,且係由一參考時脈驅動該模組;(iii)一時脈控制電路,該時脈控制電路能夠以可控制之方式在該參考時脈追蹤該輸入時脈的第一狀態及該參考時脈與該輸入時脈脫離耦合的第二狀態之間切換;以及(iv)一命令處理單元,該命令處理單元被組態成:識別該等命令,並回應識別該抹除命令,而使該時脈控制電路自該第一狀態切換到該第二狀態。該模組在該參考時脈與該輸入時脈脫離耦合時消耗之電力小於在該參考時脈追蹤該輸入時脈時消耗之電力。
简体摘要：本发明提供了一种非挥发性半导体内存设备,该非挥发性半导体内存设备包含:(i)一界面,该界面具有用来接收一输入时脉之一输入、以及用来接收一控制器发出的包括一抹除命令的命令之一组数据线;(ii)一模块,该模块具有被配置成一反馈回路组态之电路组件,且系由一参考时脉驱动该模块;(iii)一时脉控制电路,该时脉控制电路能够以可控制之方式在该参考时脉追踪该输入时脉的第一状态及该参考时脉与该输入时脉脱离耦合的第二状态之间切换;以及(iv)一命令处理单元,该命令处理单元被组态成:识别该等命令,并回应识别该抹除命令,而使该时脉控制电路自该第一状态切换到该第二状态。该模块在该参考时脉与该输入时脉脱离耦合时消耗之电力小于在该参考时脉追踪该输入时脉时消耗之电力。

25. 发明专利

TW200931437A 記憶體裝置之單一選通操作 SINGLE-STROBE OPERATION OF MEMORY DEVICES 失效
简体标题：内存设备之单一选通操作 SINGLE-STROBE OPERATION OF MEMORY DEVICES
公开(公告)号：TW200931437A
公开(公告)日：2009-07-16
申请号：TW097137924
申请日：2008-10-02
申请人：摩賽德科技股份有限公司 MOSAID TECHNOLOGIES INCORPORATED
发明人：舒茲羅蘭 SCHUETZ, ROLAND , 金鎮祺 KIM, JIN-KI
IPC分类号： G11C
CPC分类号： G11C7/00 , G06F13/1689 , G11C7/1051 , G11C7/1066 , G11C7/1072 , G11C7/1078 , G11C7/109 , G11C7/1093
摘要：記憶體裝置及控制器的配置係以具有相對於熟知記憶體裝置及控制器配置之降低接腳數的介面為基礎,多重選通信號至單一選通信號之降低可促成降低接腳數的介面。此外,在資料滙流排上所傳送之由有效負載所跟隨的封包標頭包含該有效負載之類型的編碼指示。本申請案之觀點有關以外部邏輯裝置來提供給傳統的記憶體裝置,其中在該處之邏輯裝置操縱單一選通及封包標頭,藉以准許單一選通操作。
简体摘要：内存设备及控制器的配置系以具有相对于熟知内存设备及控制器配置之降低接脚数的界面为基础,多重选通信号至单一选通信号之降低可促成降低接脚数的界面。此外,在数据汇流排上所发送之由有效负载所跟随的封包标头包含该有效负载之类型的编码指示。本申请案之观点有关以外部逻辑设备来提供给传统的内存设备,其中在该处之逻辑设备操纵单一选通及封包标头,借以准许单一选通操作。

26. 发明专利

TW200931266A 菊鍊記憶體組態及用法 DAISY-CHAIN MEMORY CONFIGURATION AND USAGE 审中-公开
简体标题：菊炼内存组态及用法 DAISY-CHAIN MEMORY CONFIGURATION AND USAGE
公开(公告)号：TW200931266A
公开(公告)日：2009-07-16
申请号：TW097131724
申请日：2008-08-20
申请人：摩賽德科技股份有限公司 MOSAID TECHNOLOGIES INCORPORATED
发明人：吳學俊 OH, HAKJUNE
IPC分类号： G06F
CPC分类号： G06F13/426 , G06F11/1068 , G06F13/1684 , G11C7/1006 , G11C2029/0411 , Y02D10/14 , Y02D10/151
摘要：揭露菊鍊記憶體組態及用法。根據一組態,一記憶體系統包含一控制器及以一菊鍊方式耦接之多個連續的記憶體裝置之對應串。該控制器透過該序列控制鏈結來通訊命令,以組構一第一記憶體裝置來寫入一區塊的資料至於該鍊中之一第二記憶體裝置。舉例來說,該控制器啓始一區塊的資料的複製係藉由:透過該菊鍊控制鏈結來通訊,以組構該等多個記憶體裝置之一第一記憶體裝置成為用以輸出資料之一來源物;透過該菊鍊控制鏈結來通訊,以組構一第二記憶體裝置成為用以接收資料之一目的物;及透過該菊鍊控制鏈結來通訊,以啓始該資料從該第一記憶體裝置至該第二記憶體裝置之傳送。
简体摘要：揭露菊炼内存组态及用法。根据一组态,一内存系统包含一控制器及以一菊炼方式耦接之多个连续的内存设备之对应串。该控制器透过该串行控制链结来通信命令,以组构一第一内存设备来写入一区块的数据至于该炼中之一第二内存设备。举例来说,该控制器启始一区块的数据的复制系借由:透过该菊炼控制链结来通信,以组构该等多个内存设备之一第一内存设备成为用以输出数据之一来源物;透过该菊炼控制链结来通信,以组构一第二内存设备成为用以接收数据之一目的物;及透过该菊炼控制链结来通信,以启始该数据从该第一内存设备至该第二内存设备之发送。

27. 发明专利

TW200917253A 讀取行選擇與讀取資料滙流排預充電控制信號之互鎖 INTERLOCK OF READ COLUMN SELECT AND READ DATABUS PRECHARGE CONTROL SIGNALS 失效
简体标题：读取行选择与读取数据汇流排预充电控制信号之互锁 INTERLOCK OF READ COLUMN SELECT AND READ DATABUS PRECHARGE CONTROL SIGNALS
公开(公告)号：TW200917253A
公开(公告)日：2009-04-16
申请号：TW096138011
申请日：2007-10-11
申请人：摩賽德科技股份有限公司 MOSAID TECHNOLOGIES INCORPORATED
发明人：維娜莉萊斯 LINES, VALERIE L.
IPC分类号： G11C
摘要：一種DRAM記憶體的行選擇及資料滙流排預充電信號互鎖方案。該信號互鎖系統包括與DRAM記憶體之每一記憶庫關連的行讀取致能電路,以產生耦合資料至共用讀取資料滙流排的行選擇信號,及禁止讀取資料滙流排預充電裝置的讀取資料滙流排預充電禁止信號。每一行讀取致能電路包括具可調諧零件的脈衝產生器電路,以於讀取作業中產生至少一行選擇信號脈衝及該讀取資料滙流排預充電禁止脈衝。該脈衝產生器電路確保該行選擇脈衝總是相對於該讀取資料滙流排預充電禁止脈衝而巢套。因此,主動行選擇裝置與主動讀取資料滙流排預充電裝置之間並無重疊。
简体摘要：一种DRAM内存的行选择及数据汇流排预充电信号互锁方案。该信号互锁系统包括与DRAM内存之每一记忆库关连的行读取致能电路,以产生耦合数据至共享读取数据汇流排的行选择信号,及禁止读取数据汇流排预充电设备的读取数据汇流排预充电禁止信号。每一行读取致能电路包括具可调谐零件的脉冲产生器电路,以于读取作业中产生至少一行选择信号脉冲及该读取数据汇流排预充电禁止脉冲。该脉冲产生器电路确保该行选择脉冲总是相对于该读取数据汇流排预充电禁止脉冲而巢套。因此,主动行选择设备与主动读取数据汇流排预充电设备之间并无重叠。

28. 发明专利

TW200910373A 輸入/輸出緩衝器之動態阻抗控制 DYNAMIC IMPEDANCE CONTROL FOR INPUT/OUTPUT BUFFERS 审中-公开
简体标题：输入/输出缓冲器之动态阻抗控制 DYNAMIC IMPEDANCE CONTROL FOR INPUT/OUTPUT BUFFERS
公开(公告)号：TW200910373A
公开(公告)日：2009-03-01
申请号：TW097117419
申请日：2008-05-12
申请人：摩賽德科技股份有限公司 MOSAID TECHNOLOGIES INCORPORATED
发明人：布魯斯米勒 MILLAR, BRUCE
IPC分类号： G11C , H03K
CPC分类号： H03K19/0005 , G11C5/063 , G11C7/02 , G11C7/1051 , G11C7/1057 , G11C7/1078 , G11C7/1084 , G11C11/4093 , G11C2207/2254 , H03H7/38 , H03H17/0045 , H04L25/0278 , H04L25/028
摘要：提供一種執行晶片外驅動(OCD)及晶粒上終止(ODT)的系統及方法。由電晶體構成之共同上拉網路及由電晶體構成之共同下拉網路用來實施這兩功能。在驅動模式中,當將產生「開啓」輸出時,上拉網路組態成產生經校準之驅動阻抗,以及當將產生「關閉」輸出時,下拉網路組態成產生經校準之驅動阻抗。在終止模式中,上拉網路及下拉網路組態成分別產生經校準之上拉電阻及下拉電阻,使得這兩者在一起形成分裂終止。
简体摘要：提供一种运行芯片外驱动(OCD)及晶粒上终止(ODT)的系统及方法。由晶体管构成之共同上拉网络及由晶体管构成之共同下拉网络用来实施这两功能。在驱动模式中,当将产生“开启”输出时,上拉网络组态成产生经校准之驱动阻抗,以及当将产生“关闭”输出时,下拉网络组态成产生经校准之驱动阻抗。在终止模式中,上拉网络及下拉网络组态成分别产生经校准之上拉电阻及下拉电阻,使得这两者在一起形成分裂终止。

29. 发明专利

TW200901194A 記憶體系統中的時脈模式測定 CLOCK MODE DETERMINATION IN A MEMORY SYSTEM 审中-公开
简体标题：内存系统中的时脉模式测定 CLOCK MODE DETERMINATION IN A MEMORY SYSTEM
公开(公告)号：TW200901194A
公开(公告)日：2009-01-01
申请号：TW097105559
申请日：2008-02-18
申请人：摩賽德科技股份有限公司 MOSAID TECHNOLOGIES INCORPORATED
发明人：彼得吉林翰 GILLINGHAM, PETER B. , 格拉翰艾倫 ALLAN, GRAHAM
IPC分类号： G11C
CPC分类号： G06F3/061 , G06F3/0655 , G06F3/0688 , G06F13/1694 , G11C7/1045 , G11C7/1078 , G11C7/1093 , G11C7/22 , G11C14/0018 , G11C16/0483 , G11C16/10 , G11C16/28 , G11C16/32 , H03K2005/00247 , Y02D10/14
摘要：本文說明一種記憶體系統的時脈模式架構。記憶體系統包括任何數目之彼此串聯的記憶體裝置,其中各記憶體裝置接收一時脈信號。該時脈信號可以以與記憶體裝置並列的方式或是透過一共同時脈輸入逐記憶體裝置串列的方式提供。在各記憶體裝置中的時脈模式架構電路被設定成並列模式,用以接收該並列時脈信號,且設定成串列模式,用以接收來自習知記憶體裝置之來源同步時脈信號。視該設定的操作模式而定,資料輸入電路可針對對應資料信號模式來架構,且該對應時脈輸入電路將會被致能或去能。該並列模式及串列模式係藉著感測提供給各記憶體裝置之參考電壓的電壓位準。
简体摘要：本文说明一种内存系统的时脉模式架构。内存系统包括任何数目之彼此串联的内存设备,其中各内存设备接收一时脉信号。该时脉信号可以以与内存设备并列的方式或是透过一共同时脉输入逐内存设备串行的方式提供。在各内存设备中的时脉模式架构电路被设置成并列模式,用以接收该并列时脉信号,且设置成串行模式,用以接收来自习知内存设备之来源同步时脉信号。视该设置的操作模式而定,数据输入电路可针对对应数据信号模式来架构,且该对应时脉输入电路将会被致能或去能。该并列模式及串行模式系借着传感提供给各内存设备之参考电压的电压位准。

30. 发明专利

TW200847177A 用於具有對稱負載之差動緩衝級的簡化的偏壓電路 SIMPLIFIED BIAS CIRCUITRY FOR DIFFERENTIAL BUFFER STAGE WITH SYMMETRIC LOADS 失效
简体标题：用于具有对称负载之差动缓冲级的简化的偏压电路 SIMPLIFIED BIAS CIRCUITRY FOR DIFFERENTIAL BUFFER STAGE WITH SYMMETRIC LOADS
公开(公告)号：TW200847177A
公开(公告)日：2008-12-01
申请号：TW097103964
申请日：2008-02-01
申请人：摩賽德科技股份有限公司 MOSAID TECHNOLOGIES INCORPORATED
发明人：湯尼梅 MAI, TONY
IPC分类号： G11C
CPC分类号： H03K5/13 , H03K2005/00019 , H03L7/0812 , H03L7/0891 , H03L7/093
摘要：本文提供偏壓差動延遲元件之偏壓電路。此電路為由CMOS輸出級構成之無回授電路,具有P型電晶體及N型電晶體,以及在P型電晶體及N型電晶體之間的二極體連接式電晶體,輸出級接收控制電壓作為輸入,並且在P型電晶體及二極體連接式電晶體之間產生Vnbias。此電路比利用回授與運算放大器之傳統偏壓電路更簡單。
简体摘要：本文提供偏压差动延迟组件之偏压电路。此电路为由CMOS输出级构成之无回授电路,具有P型晶体管及N型晶体管,以及在P型晶体管及N型晶体管之间的二极管连接式晶体管,输出级接收控制电压作为输入,并且在P型晶体管及二极管连接式晶体管之间产生Vnbias。此电路比利用回授与运算放大器之传统偏压电路更简单。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式