专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明专利

TWI290730B 積體電路的製作方法有权
简体标题：集成电路的制作方法
公开(公告)号：TWI290730B
公开(公告)日：2007-12-01
申请号：TW093126104
申请日：2004-08-30
申请人：台灣茂矽電子股份有限公司 MOSEL VITELIC INC.
发明人：謝興煌 HSIEH, HSIN HUANG , 張建平 CHANG, CHIEN PING , 曾茂松 TSENG, MAO SONG , 袁天民 YUAN, TIEN MIN
IPC分类号： H01L
CPC分类号： H01L29/7813 , H01L21/823437 , H01L27/0266 , H01L27/0883 , H01L29/66734 , H01L29/7803 , H01L2924/0002 , H01L2924/00
摘要：本案係為一種具有靜電保護(ESD)設計之溝渠式金氧半場效電晶體的製作方法，其使用一次多晶矽層的沈積及蝕刻即可同時形成渠溝式元件的閘極及平面式具有靜電保護(ESD)元件的多晶矽層。本案的方法及結構克服了閘極氧化物層漏電的問題，並且有效提升耐壓、降低生產成本及提升良率。本案於溝渠式功率元件的技術領域中具有突出的技術特徵。
简体摘要：本案系为一种具有静电保护(ESD)设计之沟渠式金氧半场效应管的制作方法，其使用一次多晶硅层的沉积及蚀刻即可同时形成渠沟式组件的闸极及平面式具有静电保护(ESD)组件的多晶硅层。本案的方法及结构克服了闸极氧化物层漏电的问题，并且有效提升耐压、降低生产成本及提升良率。本案于沟渠式功率组件的技术领域中具有突出的技术特征。

12. 发明专利

TWI288460B 浮置閘記憶體結構及其製造方法 FLOATING GATE MEMORY STRUCTURES AND FABRICATION METHODS 有权
简体标题：浮置闸内存结构及其制造方法 FLOATING GATE MEMORY STRUCTURES AND FABRICATION METHODS
公开(公告)号：TWI288460B
公开(公告)日：2007-10-11
申请号：TW092120569
申请日：2003-07-28
申请人：台灣茂矽電子股份有限公司 MOSEL VITELIC INC.
发明人：蕭家順 CHIA SHUN HSIAO
IPC分类号： H01L
CPC分类号： H01L27/11521 , H01L27/115 , H01L27/11519 , H01L29/42328 , H01L29/66825
摘要：介電層區域(210)形成於非揮發性記憶體單元主動區域間之半導體基板上。蝕刻該介電層區域側壁之頂端面以從該主動區域起橫向地挖除該頂端部分。然後，沉積一導電層以形成浮置閘(410)。該介電層側壁之挖除部分使浮置閘於其頂端部份較寬。閘極耦合率因此也增加了。其他特徵亦有提供。
简体摘要：介电层区域(210)形成于非挥发性内存单元主动区域间之半导体基板上。蚀刻该介电层区域侧壁之顶端面以从该主动区域起横向地挖除该顶端部分。然后，沉积一导电层以形成浮置闸(410)。该介电层侧壁之挖除部分使浮置闸于其顶端部份较宽。闸极耦合率因此也增加了。其他特征亦有提供。

13. 发明专利

TWI280462B 冷媒存量監控警報輔助系統 MONITOR AND ALARM AUXILIARY SYSTEM OF CRYOGEN STORAGE 失效
简体标题：冷媒存量监控警报辅助系统 MONITOR AND ALARM AUXILIARY SYSTEM OF CRYOGEN STORAGE
公开(公告)号：TWI280462B
公开(公告)日：2007-05-01
申请号：TW094118806
申请日：2005-06-07
申请人：台灣茂矽電子股份有限公司 MOSEL VITELIC INC.
发明人：陳昭宏 CHEN, JAU HUNG
IPC分类号： G03F , H02H
摘要：本案為一種冷媒存量監控警報輔助系統，應用於一微影步進機，其中該微影步進機具有一冷媒存量感測器。本案之冷媒存量監控警報輔助系統包含：一反相器，電連接至冷媒存量感測器，用以接收冷媒存量感測器產生之一第一訊息電壓或一第二訊息電壓，並因應產生一第一對應電壓或一第二對應電壓；一整流器，電連接至反相器，用以接收反相器產生之第一對應電壓或第二對應電壓；以及一警示器，連接至整流器，其中當整流器在接收到反相器產生之第一對應電壓時，保持警示器斷路；而當整流器在接收到反器產生之第二對應電壓時，即持續導通警示器。
简体摘要：本案为一种冷媒存量监控警报辅助系统，应用于一微影步进机，其中该微影步进机具有一冷媒存量传感器。本案之冷媒存量监控警报辅助系统包含：一反相器，电连接至冷媒存量传感器，用以接收冷媒存量传感器产生之一第一消息电压或一第二消息电压，并因应产生一第一对应电压或一第二对应电压；一整流器，电连接至反相器，用以接收反相器产生之第一对应电压或第二对应电压；以及一警示器，连接至整流器，其中当整流器在接收到反相器产生之第一对应电压时，保持警示器断路；而当整流器在接收到反器产生之第二对应电压时，即持续导通警示器。

14. 发明专利

TWI274374B 具不同透明圖案之多重微影曝光 MULTIPLE PHOTOLITHOGRAPHIC EXPOSURES WITH DIFFERENT CLEAR PATTERNS 有权
简体标题：具不同透明图案之多重微影曝光 MULTIPLE PHOTOLITHOGRAPHIC EXPOSURES WITH DIFFERENT CLEAR PATTERNS
公开(公告)号：TWI274374B
公开(公告)日：2007-02-21
申请号：TW091133291
申请日：2002-11-13
申请人：台灣茂矽電子股份有限公司 MOSEL VITELIC INC.
发明人：約翰高斯 JOHN CAUCHI
IPC分类号： H01L
CPC分类号： G03F1/36 , G03F1/70 , G03F7/2022 , G03F7/203
摘要：一光阻層被曝光兩次或更多次。至少一次曝光是透過一普通之光罩所引導，而至少一次曝光則是透過一個修飾過而具有與第一光罩之一不透明區域位置重疊之一透明區域之光罩所引導。用於該修飾過之光罩所使用之照射劑量並不足以在一基板上形成一光阻圖案。透過該修飾過的光罩之曝光，可以減少在一般光罩中，不透明圖案之凹角角落曝光不足的問題。亦有利用沒有使用光罩的曝光方式而取代該修飾過之光罩的曝光。
简体摘要：一光阻层被曝光两次或更多次。至少一次曝光是透过一普通之光罩所引导，而至少一次曝光则是透过一个修饰过而具有与第一光罩之一不透明区域位置重叠之一透明区域之光罩所引导。用于该修饰过之光罩所使用之照射剂量并不足以在一基板上形成一光阻图案。透过该修饰过的光罩之曝光，可以减少在一般光罩中，不透明图案之凹角角落曝光不足的问题。亦有利用没有使用光罩的曝光方式而取代该修饰过之光罩的曝光。

15. 发明专利

TWI273654B 蝕刻金屬堆疊中之鋁金屬層前、先蝕刻一含鈦金屬層之方法 METHOD FOR ETCHING A TITANIUM-CONTAINING LAYER PRIOR TO ETCHING AN ALUMINUM LAYER IN A METAL STACK 有权
简体标题：蚀刻金属堆栈中之铝金属层前、先蚀刻一含钛金属层之方法 METHOD FOR ETCHING A TITANIUM-CONTAINING LAYER PRIOR TO ETCHING AN ALUMINUM LAYER IN A METAL STACK
公开(公告)号：TWI273654B
公开(公告)日：2007-02-11
申请号：TW092121882
申请日：2003-08-08
申请人：台灣茂矽電子股份有限公司 MOSEL VITELIC INC.
发明人：伍迪譚 WOODV S TANG , 喬治柯法 GEORGE KOVAL
IPC分类号： H01L
CPC分类号： H01L21/31138 , C23F4/00 , H01L21/32136 , H01L21/32139
摘要：一種在半導體晶圓上之金屬堆疊中進行電漿蝕刻之方法，其中之金屬堆疊包括一為一含鈦金屬反反光射(ARC)層所覆蓋之鋁金屬層，而此方法係於蝕刻含鈦金屬反反光射層時，同時導入一含氟系物種(如SF6)及含氯系物種(如 BC13與C12)至一電漿蝕刻艙中。
简体摘要：一种在半导体晶圆上之金属堆栈中进行等离子蚀刻之方法，其中之金属堆栈包括一为一含钛金属反反光射(ARC)层所覆盖之铝金属层，而此方法系于蚀刻含钛金属反反光射层时，同时导入一含氟系物种(如SF6)及含氯系物种(如 BC13与C12)至一等离子蚀刻舱中。

16. 发明专利

TWI269410B 遮罩式唯讀記憶體結構之製造方法 METHOD OF MANUFACTURING MASK ROM 失效
简体标题：遮罩式唯读内存结构之制造方法 METHOD OF MANUFACTURING MASK ROM
公开(公告)号：TWI269410B
公开(公告)日：2006-12-21
申请号：TW094124776
申请日：2005-07-21
申请人：台灣茂矽電子股份有限公司 MOSEL VITELIC INC.
发明人：湯莉蘭 TANG, LI LAN , 羅琇方 LO, SHIU FANG , 周崇勳 JOU, CHOU SHIN
IPC分类号： H01L
CPC分类号： H01L27/112 , H01L27/1122
摘要：本案係為一種遮罩式唯讀記憶體(Mask ROM)結構之製造方法，其步驟至少包含：(a)提供一基板，並形成複數個閘極結構於基板之上；(b)形成第一氧化層於基板之上，並覆蓋複數個閘極結構；(c)形成遮罩層於第一氧化層上，並部份蝕刻遮罩層，以形成寫入開口；(d)透過遮罩層，進行離子植入程序；(e)移除遮罩層，以曝露第一氧化層；(f)形成第二氧化層於第一氧化層之上；(g)部份蝕刻第二氧化層及第一氧化層，以部份曝露基板，而形成一金屬接觸開口；以及(h)形成一導接金屬層於金屬接觸開口之上，藉此所得到之遮罩式唯讀記憶體結構可有效避免損害閘極結構或造成金屬導線短路。
简体摘要：本案系为一种遮罩式唯读内存(Mask ROM)结构之制造方法，其步骤至少包含：(a)提供一基板，并形成复数个闸极结构于基板之上；(b)形成第一氧化层于基板之上，并覆盖复数个闸极结构；(c)形成遮罩层于第一氧化层上，并部份蚀刻遮罩层，以形成写入开口；(d)透过遮罩层，进行离子植入进程；(e)移除遮罩层，以曝露第一氧化层；(f)形成第二氧化层于第一氧化层之上；(g)部份蚀刻第二氧化层及第一氧化层，以部份曝露基板，而形成一金属接触开口；以及(h)形成一导接金属层于金属接触开口之上，借此所得到之遮罩式唯读内存结构可有效避免损害闸极结构或造成金属导线短路。

17. 发明专利

TW200643641A 微影步進機之排水系統 DRAINAGE SYSTEM FOR LITHOGRAPHY STEPPER 失效
简体标题：微影步进机之排水系统 DRAINAGE SYSTEM FOR LITHOGRAPHY STEPPER
公开(公告)号：TW200643641A
公开(公告)日：2006-12-16
申请号：TW094118422
申请日：2005-06-03
申请人：台灣茂矽電子股份有限公司 MOSEL VITELIC INC.
发明人：劉聖玉 LIOU, SHENG YU , 蔡文旺 TSAI, WEN WANG , 杜哲宏 TU, CHE HUNG , 陳昭宏 CHEN, JAU HUNG
IPC分类号： G03F , H01L , B67D
摘要：本案係為一種微影步進機之排水系統，其包含一冷凝器引流部，用以匯集該微影步進機內之一冷凝器之排水，並引流至一廠務集水系統；以及一緩衝集水排水槽，設置於該微影步進機之底部，用以緩衝匯集該微影步進機之排水，並引流至該廠務集水系統。本案之微影步進機之排水系統可以避免排水回堵問題、避免微影步進機因排水回堵而產生立即性當機，以及避免產品需作重工(rework)處理，亦間接避免增加化學蝕刻劑的使用與浪費。
简体摘要：本案系为一种微影步进机之排水系统，其包含一冷凝器引流部，用以汇集该微影步进机内之一冷凝器之排水，并引流至一厂务集水系统；以及一缓冲集水排水槽，设置于该微影步进机之底部，用以缓冲汇集该微影步进机之排水，并引流至该厂务集水系统。本案之微影步进机之排水系统可以避免排水回堵问题、避免微影步进机因排水回堵而产生立即性当机，以及避免产品需作重工(rework)处理，亦间接避免增加化学蚀刻剂的使用与浪费。

18. 发明专利

TWI259581B 閘間絕緣體之精密製造法 PRECISION CREATION OF INTER-GATES INSULATOR 失效
简体标题：闸间绝缘体之精密制造法 PRECISION CREATION OF INTER-GATES INSULATOR
公开(公告)号：TWI259581B
公开(公告)日：2006-08-01
申请号：TW093135603
申请日：2004-11-19
申请人：台灣茂矽電子股份有限公司 MOSEL VITELIC INC.
发明人：董榮 ZHONG, DONG , 章昌台 JANG, CHUCK , 黃俊傑 HUANG, CHUN CHEIH
IPC分类号： H01L
CPC分类号： H01L29/511 , H01L21/28273
摘要：一種ONO形式的多晶矽間絕緣體，其以沈積本質矽在一個氧化終止層上的方式所形成。在一實施例中，氧化終止層是一個位於下部且含有傳導性摻雜物的多晶矽層之氮化頂端表面。在一實施例中，原子層沈積法(atomic layer deposition, ALD)用以精確控制沈積的本質矽厚度。熱及某種氧化氣氛，用以轉變沈積的本質矽，使成為熱成長的二氧化矽。氧化終止層可防止更深層的氧化。在一個位於上部且含有傳導性摻雜物的多晶矽層形成之前，一個矽氮化物層及一個額外的矽氧化物層，將進一步地沈積以完成 ONO結構。在一實施例中，位於下部及上部的多晶矽層被圖樣化(pattern)，分別定義出電子式可重新程式化記憶體單元(electrically re-programmable memory cell)的浮接閘(floating gate)及控制閘(control gate)特性。在一替代實施例中，在中間之後，ONO結構的矽氮化物被界定，另一層的本質矽以例如ALD的方式沈積。熱及某種氧化氣氛，用以轉變第二層沈積的本質矽，使成為熱成長的二氧化矽。具有兩個熱成長且相互遠離的氧化矽層之ONO結構，因此被界定。
简体摘要：一种ONO形式的多晶硅间绝缘体，其以沉积本质硅在一个氧化终止层上的方式所形成。在一实施例中，氧化终止层是一个位于下部且含有传导性掺杂物的多晶硅层之氮化顶端表面。在一实施例中，原子层沉积法(atomic layer deposition, ALD)用以精确控制沉积的本质硅厚度。热及某种氧化气氛，用以转变沉积的本质硅，使成为热成长的二氧化硅。氧化终止层可防止更深层的氧化。在一个位于上部且含有传导性掺杂物的多晶硅层形成之前，一个硅氮化物层及一个额外的硅氧化物层，将进一步地沉积以完成 ONO结构。在一实施例中，位于下部及上部的多晶硅层被图样化(pattern)，分别定义出电子式可重新进程化内存单元(electrically re-programmable memory cell)的浮接闸(floating gate)及控制闸(control gate)特性。在一替代实施例中，在中间之后，ONO结构的硅氮化物被界定，另一层的本质硅以例如ALD的方式沉积。热及某种氧化气氛，用以转变第二层沉积的本质硅，使成为热成长的二氧化硅。具有两个热成长且相互远离的氧化硅层之ONO结构，因此被界定。

19. 发明专利

TWI258832B 門扉組件之拆卸機構 DISASSEMBLING MECHANISM FOR DOOR ASSEMBLY 失效
简体标题：门扉组件之拆卸机构 DISASSEMBLING MECHANISM FOR DOOR ASSEMBLY
公开(公告)号：TWI258832B
公开(公告)日：2006-07-21
申请号：TW094118254
申请日：2005-06-02
申请人：台灣茂矽電子股份有限公司 MOSEL VITELIC INC.
发明人：袁天民 YUAN, TIEN MIN , 江文鵬 CHIANG, WEN PENG , 楊昇航 YANG, SHENG HANG
IPC分类号： H01L
摘要：本案係為一種門扉組件的拆卸機構，該門扉組件之頂面係透過一鎖固構件而鎖固於一特定裝置，且其底面距離地面一特定高度，該拆卸機構包含：一升降台，用以支撐該門扉組件；一釋放構件，與該鎖固構件相囓合；一移動構件，與該釋放構件相連，用以帶動該釋放構件沿第一及/或第二方向移動，至該鎖固構件下方位置處；及一操作構件，係與該移動構件相連，因應一外力作用於上，以連動該釋放構件鬆開該鎖固構件。
简体摘要：本案系为一种门扉组件的拆卸机构，该门扉组件之顶面系透过一锁固构件而锁固于一特定设备，且其底面距离地面一特定高度，该拆卸机构包含：一升降台，用以支撑该门扉组件；一释放构件，与该锁固构件相啮合；一移动构件，与该释放构件相连，用以带动该释放构件沿第一及/或第二方向移动，至该锁固构件下方位置处；及一操作构件，系与该移动构件相连，因应一外力作用于上，以连动该释放构件松开该锁固构件。

20. 发明专利

TWI251836B 具有阻抗匹配感測之電子記憶體 ELECTRONIC MEMORY HAVING IMPEDANCE-MATCHED SENSING 失效
简体标题：具有阻抗匹配传感之电子内存 ELECTRONIC MEMORY HAVING IMPEDANCE-MATCHED SENSING
公开(公告)号：TWI251836B
公开(公告)日：2006-03-21
申请号：TW093122126
申请日：2004-07-23
申请人：台灣茂矽電子股份有限公司 MOSEL VITELIC INC.
发明人：金鐘榮 KIM, JONG JUN
IPC分类号： G11C
CPC分类号： G11C7/06 , G11C7/14 , G11C7/18 , G11C16/28
摘要：一種電子記憶體，通常係為一種快閃可抹除可程式化唯讀記憶體(Flash EPROM)，包含一記憶體區段陣列(40)，且每一記憶體區段包含一記憶胞陣列(54)。總體位元線(60)係完全穿越該記憶體。區域位元線(58)係部分穿越該記憶體。儲存於該記憶體之資料係由一利用阻抗匹配之安排(arrangement)所感測，以達到具低雜訊敏感度的高感測精確度。該阻抗匹配係可完全由該記憶體之區段及位元線所提供，或部分由一包含有參考記憶胞(104)之分離的參考記憶體區段(102)所提供。
简体摘要：一种电子内存，通常系为一种快闪可抹除可进程化唯读内存(Flash EPROM)，包含一内存区段数组(40)，且每一内存区段包含一记忆胞数组(54)。总体比特线(60)系完全穿越该内存。区域比特线(58)系部分穿越该内存。存储于该内存之数据系由一利用阻抗匹配之安排(arrangement)所传感，以达到具低噪声敏感度的高传感精确度。该阻抗匹配系可完全由该内存之区段及比特线所提供，或部分由一包含有参考记忆胞(104)之分离的参考内存区段(102)所提供。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式