专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201732796A 記憶系統、記憶體模組及其控制方法审中-公开
简体标题：记忆系统、内存模块及其控制方法
公开(公告)号：TW201732796A
公开(公告)日：2017-09-16
申请号：TW106105779
申请日：2017-02-21
申请人：聯發科技股份有限公司 , MEDIATEK INC.
发明人：陳尚斌 , CHEN, SHANG-PIN , 謝博偉 , HSIEH, BO-WEI
IPC分类号： G11C7/22
CPC分类号： G11C11/4076 , G06F13/4086 , G11C5/04 , G11C5/06 , G11C7/1087 , G11C7/1093 , G11C7/22 , G11C7/222 , G11C7/225 , G11C11/4093 , G11C2207/105 , H03K19/0005 , H04L25/0298
摘要：記憶系統、記憶體模組及其控制方法。記憶系統包括：記憶體控制器，選擇性地生成至少時鐘信號和反向時鐘信號；和耦接到記憶體控制器的記憶體模組，記憶體模組從記憶體控制器接收時鐘信號和反向時鐘信號，記憶體模組包括：第一終端電阻，其第一節點接收時鐘信號；第二終端電阻，其第一節點接收反向時鐘信號；開關模組，耦接在第一終端電阻和第二終端電阻之間，選擇性地連接或斷開第二終端電阻的第二節點與第一終端電阻的第二節點。本發明允許時鐘信號經開關模組連接片內的反向時鐘信號，使阻抗匹配更準確，降低信號反射並提高信號完整性。
简体摘要：记忆系统、内存模块及其控制方法。记忆系统包括：内存控制器，选择性地生成至少时钟信号和反向时钟信号；和耦接到内存控制器的内存模块，内存模块从内存控制器接收时钟信号和反向时钟信号，内存模块包括：第一终端电阻，其第一节点接收时钟信号；第二终端电阻，其第一节点接收反向时钟信号；开关模块，耦接在第一终端电阻和第二终端电阻之间，选择性地连接或断开第二终端电阻的第二节点与第一终端电阻的第二节点。本发明允许时钟信号经开关模块连接片内的反向时钟信号，使阻抗匹配更准确，降低信号反射并提高信号完整性。

2. 发明专利

TWI497525B 線路終止方法及裝置有权
简体标题：线路终止方法及设备
公开(公告)号：TWI497525B
公开(公告)日：2015-08-21
申请号：TW100128964
申请日：2011-08-12
申请人：美光科技公司 , MICRON TECHNOLOGY, INC.
发明人：關季凱泰瑞 , GRUNZKE, TERRY
IPC分类号： G11C7/10 , G11C8/06
CPC分类号： G06F12/0653 , G06F12/0661 , G06F13/16 , G06F13/18 , G11C5/00 , G11C7/10 , G11C7/20 , G11C7/22 , G11C16/06 , H04L25/0278 , H04L25/0298 , Y02D10/14

3. 发明专利

TW201328178A 減少量化失真之Ｉ／Ｏ電阻器校準器审中-公开
简体标题：减少量化失真之Ｉ／Ｏ电阻器校准器
公开(公告)号：TW201328178A
公开(公告)日：2013-07-01
申请号：TW101138458
申请日：2012-10-18
申请人： ARM股份有限公司 , ARM LIMITED
发明人：舍挐庫史瑞德哈 , CHERUKU, SRIDHAR , 舍貝萊門伊恩西法瑞馬克斯南 , SUBRAMANIAN, SIVARAMAKRISHNAN , 庫瑪尼德西 , KUMAR, NIDHIR
IPC分类号： H03H11/28 , H03K19/0185
CPC分类号： H04L25/0298 , H04L25/0278
摘要：本發明使用藉由N位元校準值控制的主要電晶體之並聯網路提供晶片外驅動電路4及/或晶粒上終端電路8之校準電路系統42。在校準操作期間，改變N位元校準值直至主要電晶體之組合越過臨限阻抗值為止。修整電晶體52隨後用以決定N位元校準值中的哪個N位元校準值產生最接近所設計臨限阻抗的經組合阻抗。
简体摘要：本发明使用借由N比特校准值控制的主要晶体管之并联网络提供芯片外驱动电路4及/或晶粒上终端电路8之校准电路系统42。在校准操作期间，改变N比特校准值直至主要晶体管之组合越过临限阻抗值为止。修整晶体管52随后用以决定N比特校准值中的哪个N比特校准值产生最接近所设计临限阻抗的经组合阻抗。

4. 发明专利

TW201301817A 可建置式多維驅動器及接收器审中-公开
简体标题：可建置式多维驱动器及接收器
公开(公告)号：TW201301817A
公开(公告)日：2013-01-01
申请号：TW101123341
申请日：2012-06-28
申请人：矽像公司 , SILICON IMAGE, INC.
发明人：剛迪思里坎斯 , GONDI, SRIKANTH , 艾塞克羅傑 , ISAAC, ROGER
IPC分类号： H04L25/02
CPC分类号： H04L25/03019 , H04L7/0037 , H04L7/0331 , H04L25/0278 , H04L25/028 , H04L25/0292 , H04L25/0298 , H04L25/03012 , H04L25/03343
摘要：本發明之實施例大致有關於一種可建置式多模式驅動器及接收器。一通訊系統之實施例包括一通訊通道以及耦合於通訊通道之一第一裝置與一第二裝置。第一裝置包括一驅動器設備係用以在通訊通道上驅動資料訊號，驅動器設備包括複數電路係用以接收及驅動電路設備，每一電路由一或多個電路單元組成，電路單元就驅動器設備之等化控制為可建置的。第二裝置包括一接收器係用以自通訊通道接收資料訊號作為一輸入。第一裝置或第二裝置任一者包括複數可建置式電路元件，用以提供系統之訊號反射控制。
简体摘要：本发明之实施例大致有关于一种可建置式多模式驱动器及接收器。一通信系统之实施例包括一通信信道以及耦合于通信信道之一第一设备与一第二设备。第一设备包括一驱动器设备系用以在通信信道上驱动数据信号，驱动器设备包括复数电路系用以接收及驱动电路设备，每一电路由一或多个电路单元组成，电路单元就驱动器设备之等化控制为可建置的。第二设备包括一接收器系用以自通信信道接收数据信号作为一输入。第一设备或第二设备任一者包括复数可建置式电路组件，用以提供系统之信号反射控制。

5. 发明专利

TW200950317A 具調諧片上終端線驅動器 LINE DRIVER WITH TURNED ON-CHIP TERMINATION 审中-公开
简体标题：具调谐片上终端线驱动器 LINE DRIVER WITH TURNED ON-CHIP TERMINATION
公开(公告)号：TW200950317A
公开(公告)日：2009-12-01
申请号：TW098103701
申请日：2009-02-05
申请人：麥可雷股份有限公司
发明人：張曼平 , 藺淳
IPC分类号： H03F
CPC分类号： H04L25/028 , H04L25/0298
摘要：線驅動器包含形成電橋電路的電流源和電阻器，其中橋接電阻器連接在內部節點與地面之間，且串聯電阻器連接在該內部節點與該驅動器的輸出節點之間。該內部節點經連接以從第一級電晶體接收單位電流，且該輸出節點經連接以從第二級電晶體接收放大電流，該放大電流是該單位電流的N倍。該橋接電阻器被形成為有電阻值，其經設定使得該內部節點和該輸出節點處的電壓相等，亦即沒有電流通過該串聯電阻器。該串聯電阻器的電阻值因此係可調整以與該驅動器之增益無關的方式最佳化輸出阻抗。利用回波消除電路消弭來自二個相關線驅動器的噪訊。
简体摘要：线驱动器包含形成电桥电路的电流源和电阻器，其中桥接电阻器连接在内部节点与地面之间，且串联电阻器连接在该内部节点与该驱动器的输出节点之间。该内部节点经连接以从第一级晶体管接收单位电流，且该输出节点经连接以从第二级晶体管接收放大电流，该放大电流是该单位电流的N倍。该桥接电阻器被形成为有电阻值，其经设置使得该内部节点和该输出节点处的电压相等，亦即没有电流通过该串联电阻器。该串联电阻器的电阻值因此系可调整以与该驱动器之增益无关的方式最优化输出阻抗。利用回波消除电路消弭来自二个相关线驱动器的噪讯。

6. 发明专利

TW441076B 具有控制阻抗之積體電路失效
简体标题：具有控制阻抗之集成电路
公开(公告)号：TW441076B
公开(公告)日：2001-06-16
申请号：TW087120216
申请日：1998-12-04
申请人：魯森工業技術股份有限公司
发明人：麥可夏.高森達曼 , 偉恩.沃納
IPC分类号： H01L
CPC分类号： H04L25/0298 , H03H7/24 , H03H7/38 , H03K19/0005 , H03K19/00384 , H04L25/0276
摘要：一種積體電路包括一控制阻抗，該阻抗相關於在處理和溫度變化而保持相關的常數。該控制阻抗包含一固定電阻(201)，其與具有大於固定電阻之電阻值之一或多個可切換電阻(203，204，207，208)並聯。控制電阻(圖3)包括一參考電流產生器。參考電流流經以和固定電阻相同製法且以相同材料製成(例如，摻雜多晶矽)之追蹤電阻(308)。比較器(309，310，311)使用以監視穿過追蹤電阻之電壓，和控制可切換電阻之切換，以獲得所需有效之電阻值。在所述之實施例中說明使用本發明之技術以提供傳輸線終止阻抗。
简体摘要：一种集成电路包括一控制阻抗，该阻抗相关于在处理和温度变化而保持相关的常数。该控制阻抗包含一固定电阻(201)，其与具有大于固定电阻之电阻值之一或多个可切换电阻(203，204，207，208)并联。控制电阻(图3)包括一参考电流产生器。参考电流流经以和固定电阻相同制法且以相同材料制成(例如，掺杂多晶硅)之追踪电阻(308)。比较器(309，310，311)使用以监视穿过追踪电阻之电压，和控制可切换电阻之切换，以获得所需有效之电阻值。在所述之实施例中说明使用本发明之技术以提供传输线终止阻抗。

7. 发明专利

TW201742070A 記憶體系統、記憶體模組以及記憶體模組的控制方法审中-公开
简体标题：内存系统、内存模块以及内存模块的控制方法
公开(公告)号：TW201742070A
公开(公告)日：2017-12-01
申请号：TW106105033
申请日：2017-02-16
申请人：聯發科技股份有限公司 , MEDIATEK INC.
发明人：陳尚斌 , CHEN, SHANG-PIN
IPC分类号： G11C11/4076 , G11C11/4093
CPC分类号： G11C11/4076 , G06F13/4086 , G11C5/04 , G11C7/1087 , G11C7/1093 , G11C7/222 , G11C7/225 , G11C11/4093 , G11C2207/105 , H03K19/0005 , H04L25/0298
摘要：記憶體系統包括記憶體控制器，以及記憶體模組，其中，該記憶體控制器用於至少產生第一時鐘信號和反向第一時鐘信號；該記憶體模組用於從該記憶體控制至少接收該第一時鐘信號和該反向第一時鐘信號；此外，該記憶體模組包括第一終端模組，該第一時鐘信號通過該第一終端模組與該反向第一時鐘信號耦接。
简体摘要：内存系统包括内存控制器，以及内存模块，其中，该内存控制器用于至少产生第一时钟信号和反向第一时钟信号；该内存模块用于从该内存控制至少接收该第一时钟信号和该反向第一时钟信号；此外，该内存模块包括第一终端模块，该第一时钟信号通过该第一终端模块与该反向第一时钟信号耦接。

8. 发明专利

TW201622362A 發送裝置、發送方法、及通訊系統审中-公开
简体标题：发送设备、发送方法、及通信系统
公开(公告)号：TW201622362A
公开(公告)日：2016-06-16
申请号：TW104132877
申请日：2015-10-06
申请人：新力股份有限公司 , SONY CORPORATION
发明人：橫川峰志 , YOKOKAWA, TAKASHI , 小西弘展 , KONISHI, HIRONOBU
IPC分类号： H04B1/02
CPC分类号： H04L25/4908 , H04L7/033 , H04L25/0272 , H04L25/0282 , H04L25/0294 , H04L25/0298 , H04L25/49 , H04L25/4917 , H04L25/4923
摘要：本揭示之發送裝置具備：發送符號產生部，其基於分別表示發送符號之序列中之轉換之特定數量之轉換信號，而產生與特定數量相同數量之發送符號信號；串列化部，其將特定數量之發送符號信號串列化，而產生串列信號；及驅動器部，其基於串列信號而動作。
简体摘要：本揭示之发送设备具备：发送符号产生部，其基于分别表示发送符号之串行中之转换之特定数量之转换信号，而产生与特定数量相同数量之发送符号信号；串行化部，其将特定数量之发送符号信号串行化，而产生串行信号；及驱动器部，其基于串行信号而动作。

9. 发明专利

TWI415147B 智慧型終端電阻裝置有权
简体标题：智能型终端电阻设备
公开(公告)号：TWI415147B
公开(公告)日：2013-11-11
申请号：TW100120869
申请日：2011-06-15
申请人：台達電子工業股份有限公司 , DELTA ELECTRONICS, INC.
发明人：梁仁德 , LIANG, JEN TE , 蔡志弘 , TSAI, CHIH HUNG
IPC分类号： H01C10/50 , H03K19/003 , H03K17/16
CPC分类号： H04L25/0298

10. 发明专利

TWI373715B 接收裝置及接收方法 RECEIVING APPARATUS AND RECEIVING METHOD 有权
简体标题：接收设备及接收方法 RECEIVING APPARATUS AND RECEIVING METHOD
公开(公告)号：TWI373715B
公开(公告)日：2012-10-01
申请号：TW097131146
申请日：2008-08-15
申请人：富士通股份有限公司
发明人：日比道夫
IPC分类号： G06F
CPC分类号： H04L7/0337 , H03K5/15033 , H03K5/1504 , H03L7/06 , H04L25/0278 , H04L25/0298 , H04L25/03878
摘要：一種可經由多條傳輸線路而連結至一發射裝置之接收裝置，包括：一第一時鐘產生區段，其係基於得自屬於該等多條傳輸線路中之一者之一第一傳輸線路之一信號而產生一第一時鐘；一第一解調區段，其係基於該第一時鐘之時序而解調得自該第一傳輸線路之信號；一第二時鐘產生區段，其係基於屬於該等多條傳輸線路中之一者且與該第一傳輸線路不同之一第二傳輸線路之一信號的相位而控制該第一時鐘之相位；及一第二解調區段，其係基於該第二時鐘之時序而解調得自該第二傳輸線路之一信號。
简体摘要：一种可经由多条传输线路而链接至一发射设备之接收设备，包括：一第一时钟产生区段，其系基于得自属于该等多条传输线路中之一者之一第一传输线路之一信号而产生一第一时钟；一第一解调区段，其系基于该第一时钟之时序而解调得自该第一传输线路之信号；一第二时钟产生区段，其系基于属于该等多条传输线路中之一者且与该第一传输线路不同之一第二传输线路之一信号的相位而控制该第一时钟之相位；及一第二解调区段，其系基于该第二时钟之时序而解调得自该第二传输线路之一信号。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式