专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI414994B 可重組態處理裝置及其系統有权
简体标题：可重组态处理设备及其系统
公开(公告)号：TWI414994B
公开(公告)日：2013-11-11
申请号：TW098132337
申请日：2009-09-24
申请人：財團法人工業技術研究院 , INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE
发明人：李子芳 , LEE, TZU FANG , 林建宏 , LIN, CHIEN HONG , 梁菁珊 , LIANG, JING SHAN , 王啟龍 , WANG, CHI LUNG
IPC分类号： G06F9/30
CPC分类号： G06F9/3867 , G06F9/30189 , G06F9/3824 , G06F9/3869 , G06F9/3885 , G06F9/3887 , G06F9/3889

2. 发明专利

TWI367486B 記憶體裝置與其更新方法 MEMORY DEVICE AND REFRESH METHOD THEREOF 有权
简体标题：内存设备与其更新方法 MEMORY DEVICE AND REFRESH METHOD THEREOF
公开(公告)号：TWI367486B
公开(公告)日：2012-07-01
申请号：TW096149941
申请日：2007-12-25
申请人：財團法人工業技術研究院
发明人：林建宏 , 李子芳 , 王啟龍
IPC分类号： G11C
CPC分类号： G11C11/406 , G11C11/40603
摘要：在此提出一種記憶體裝置與更新方法，其中記憶體裝置包括一記憶體陣列，此記憶體陣列包含多個記憶體列。當接收陣列更新脈衝時，依據多個標籤旗標設定系統所使用的記憶體列，以及重設記憶體列對應之狀態，以標示是否需被更新。當接收列更新脈衝時，依據待更新列數(Row to Refresh)計數器之值、剩餘更新時間(Refresh Deadline)計數器之值與更新等待容許值(Queue)等參數，決定是否更新記憶體列。當決定更新記憶體列時，依據標籤及狀態選擇一優先之記憶體列進行更新，並設定其對應之狀態。
简体摘要：在此提出一种内存设备与更新方法，其中内存设备包括一内存数组，此内存数组包含多个内存列。当接收数组更新脉冲时，依据多个标签旗标设置系统所使用的内存列，以及重设内存列对应之状态，以标示是否需被更新。当接收列更新脉冲时，依据待更新列数(Row to Refresh)计数器之值、剩余更新时间(Refresh Deadline)计数器之值与更新等待容许值(Queue)等参数，决定是否更新内存列。当决定更新内存列时，依据标签及状态选择一优先之内存列进行更新，并设置其对应之状态。

3. 发明专利

TWI349228B 支援動態電壓調變的速度層級計算器與計算方法 SPEED-LEVEL CALCULATOR AND CALCULATING METHOD FOR DYNAMIC VOLTAGE SCALING 有权
简体标题：支持动态电压调制的速度层级计算器与计算方法 SPEED-LEVEL CALCULATOR AND CALCULATING METHOD FOR DYNAMIC VOLTAGE SCALING
公开(公告)号：TWI349228B
公开(公告)日：2011-09-21
申请号：TW096138874
申请日：2007-10-17
申请人：財團法人工業技術研究院
发明人：馬詠程 , 陳怡彥 , 彭彥惇 , 王啟龍
IPC分类号： G06F
CPC分类号： G06F1/3203 , G06F1/324 , G06F1/3296 , G06F7/49921 , Y02D10/126 , Y02D10/172
摘要：一種支援動態電壓調變的速度層級計算器與計算方法。此速度層級計算器包含一時間期限計數器、一位移器、一固定點乘法器。時間期限計數器計算完成一系列相關聯的工作的時間期限的剩餘時間D。位移器將剩餘時間D右移e－m個位元，得出D'＝(2－e*D)，並取至小數點以下m位元，其中e與m皆為自然數。另外，也可包含一飽和控制電路來偵測D'值是否有溢位產生。固定點乘法器根據預先算出每一工作Ti的比例參數αi，進行D’與αi的乘法運算，此乘法運算結果作飽和與捨棄小數部分後，取其整數部份，產生一相對應的時脈週期，作為速度層級來控制處理器調整電壓與頻率。
简体摘要：一种支持动态电压调制的速度层级计算器与计算方法。此速度层级计算器包含一时间期限计数器、一位移器、一固定点乘法器。时间期限计数器计算完成一系列相关联的工作的时间期限的剩余时间D。位移器将剩余时间D右移e－m个比特，得出D'＝(2－e*D)，并取至小数点以下m比特，其中e与m皆为自然数。另外，也可包含一饱和控制电路来侦测D'值是否有溢出产生。固定点乘法器根据预先算出每一工作Ti的比例参数αi，进行D’与αi的乘法运算，此乘法运算结果作饱和与舍弃小数部分后，取其整数部份，产生一相对应的时脉周期，作为速度层级来控制处理器调整电压与频率。

4. 发明专利

TW201112117A 可重組態處理裝置及其系統 CONFIGURABLE PROCESSING APPARATUS AND SYSTEM THEREOF 审中-公开
简体标题：可重组态处理设备及其系统 CONFIGURABLE PROCESSING APPARATUS AND SYSTEM THEREOF
公开(公告)号：TW201112117A
公开(公告)日：2011-04-01
申请号：TW098132337
申请日：2009-09-24
申请人：財團法人工業技術研究院
发明人：李子芳 , 林建宏 , 梁菁珊 , 王啟龍
IPC分类号： G06F
CPC分类号： G06F9/3867 , G06F9/30189 , G06F9/3824 , G06F9/3869 , G06F9/3885 , G06F9/3887 , G06F9/3889
摘要：一種可重組態處理裝置,包括多個處理單元與至少一指令同步控制電路及至少一組組態記憶體。每一個處理單元具有暫停要求輸出信號產生電路,暫停要求輸出信號產生電路用以輸出暫停要求輸出信號,其中,暫停要求輸出信號用以表示處理單元發生了非預期之執行暫停。處理單元另具有暫停要求輸入信號,該處理單元以外的電路可藉由該暫停要求輸入信號,控制該處理單元是否暫停執行。指令同步控制電路根據組態記憶體所儲存的內容與上述多個處理單元的暫停要求輸出信號產生多個處理單元之暫停要求輸入信號,進而決定處理單元間的指令同步與工作模式。
简体摘要：一种可重组态处理设备,包括多个处理单元与至少一指令同步控制电路及至少一组组态内存。每一个处理单元具有暂停要求输出信号产生电路,暂停要求输出信号产生电路用以输出暂停要求输出信号,其中,暂停要求输出信号用以表示处理单元发生了非预期之运行暂停。处理单元另具有暂停要求输入信号,该处理单元以外的电路可借由该暂停要求输入信号,控制该处理单元是否暂停运行。指令同步控制电路根据组态内存所存储的内容与上述多个处理单元的暂停要求输出信号产生多个处理单元之暂停要求输入信号,进而决定处理单元间的指令同步与工作模式。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式