专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW405123B 用於動態隨機存取記憶體之複合模式基質電壓產生電路失效
简体标题：用于动态随机存取内存之复合模式基质电压产生电路
公开(公告)号：TW405123B
公开(公告)日：2000-09-11
申请号：TW086116123
申请日：1997-10-30
申请人：現代電子產業股份有限公司
发明人：崔周善
IPC分类号： G11C
CPC分类号： G05F3/205 , G11C5/146 , G11C11/4074
摘要：一種用於動態隨機存取記憶體(DRAM)之複合模式基質電壓產生電路，該DRAM具有形成於一單基質上之一記憶格塊與一周邊電路塊。該電路包括一反饋偏壓電壓產生器，用於響應於一正常更新模式控制訊號而產生一第一反饋偏壓電壓或者響應於一自更新模式控制訊號而產生一第二反饋偏壓電壓，並將所產生之第一或第二反饋偏壓電壓提供給該記憶格塊與周邊電路塊;一第一電壓位準檢測器，用於檢測來自該反饋偏壓電壓產生器之該第一反饋偏壓電壓之位準，將所檢測出之該第一反饋偏壓電壓之位準與一第一參考電壓位準比較，並且依據所比較之結果來控制該反饋偏壓電壓產生器之一電壓激勵操作;及一第二電壓位準檢測器，用於檢測來自該反饋偏壓電壓產生器之第二反饋偏壓電壓之位準，將所檢測出之該第二反饋偏壓電壓之位準與一第二參考電壓位準比較，並且依據所比較之結果來控制該反饋偏壓電壓產生器之該電壓激勵操作。一自更新操作可在低功率消耗下穩定地進行，藉此提升 DRAM之更新效率。
简体摘要：一种用于动态随机存取内存(DRAM)之复合模式基质电压产生电路，该DRAM具有形成于一单基质上之一记忆格块与一周边电路块。该电路包括一反馈偏压电压产生器，用于响应于一正常更新模式控制信号而产生一第一反馈偏压电压或者响应于一自更新模式控制信号而产生一第二反馈偏压电压，并将所产生之第一或第二反馈偏压电压提供给该记忆格块与周边电路块;一第一电压位准检测器，用于检测来自该反馈偏压电压产生器之该第一反馈偏压电压之位准，将所检测出之该第一反馈偏压电压之位准与一第一参考电压位准比较，并且依据所比较之结果来控制该反馈偏压电压产生器之一电压激励操作;及一第二电压位准检测器，用于检测来自该反馈偏压电压产生器之第二反馈偏压电压之位准，将所检测出之该第二反馈偏压电压之位准与一第二参考电压位准比较，并且依据所比较之结果来控制该反馈偏压电压产生器之该电压激励操作。一自更新操作可在低功率消耗下稳定地进行，借此提升 DRAM之更新效率。

2. 发明专利

TW392168B 具有確認記憶體裝置中所輸入信號之有效性的位址回音電路失效
简体标题：具有确认内存设备中所输入信号之有效性的位址回音电路
公开(公告)号：TW392168B
公开(公告)日：2000-06-01
申请号：TW087109262
申请日：1998-06-09
申请人：現代電子產業股份有限公司
发明人：崔周善
IPC分类号： G11C
摘要：本發明係有關於一種記憶體裝置,尤其是一種用於確認從一記憶體控制器向記憶體裝置輸入之信號有效性的位址回音電路。根據本發明,不需要存取各記憶體裝置以從記憶體裝置寫入資料或讀取資料。本發明的記憶體裝置有一信號傳送線及一控制器以控制記憶體裝置的輸入緩衝器,且在記憶體裝置完全動作前,傳送來自輸入緩衝器經信號傳送線至記憶體裝置之輸出緩衝器的輸出信號。結果,本發明對一記憶體控制器提供一確認信號，使得記憶體控制器可驗證從記憶體控制器至輸入緩衝器的正常信號輸入。
简体摘要：本发明系有关于一种内存设备,尤其是一种用于确认从一内存控制器向内存设备输入之信号有效性的位址回音电路。根据本发明,不需要存取各内存设备以从内存设备写入数据或读取数据。本发明的内存设备有一信号发送线及一控制器以控制内存设备的输入缓冲器,且在内存设备完全动作前,发送来自输入缓冲器经信号发送线至内存设备之输出缓冲器的输出信号。结果,本发明对一内存控制器提供一确认信号，使得内存控制器可验证从内存控制器至输入缓冲器的正常信号输入。

3. 发明专利

TW507125B 具有複數個記憶體模組之同步半導體記憶體裝置失效
简体标题：具有复数个内存模块之同步半导体内存设备
公开(公告)号：TW507125B
公开(公告)日：2002-10-21
申请号：TW087121923
申请日：1998-12-29
申请人：現代電子產業股份有限公司
发明人：崔周善 , 尹錫徹
IPC分类号： G06F , G11C
CPC分类号： G11C7/1066 , G11C7/1006
摘要：揭示一種具有資料選通遮罩功能之晶片組記憶體控制器。此控制器包括第一至第N記憶體模組，其係以從晶片記憶體控制器輸出的時脈信號而同步操作，從而從各記憶體模組輸出的資料係藉由從晶片組記憶體控制器模組輸出的資料遮罩信號而加以遮罩，且從各記憶體模組輸出的資料之操作係藉由從各記憶體模組輸出的資料選通信號加以控制，由是藉由額外地於DDR SDRAM安裝一針腳，並且遮罩資料選通信號而實施DQM功能之逆相容性。
简体摘要：揭示一种具有数据选通遮罩功能之芯片组内存控制器。此控制器包括第一至第N内存模块，其系以从芯片内存控制器输出的时脉信号而同步操作，从而从各内存模块输出的数据系借由从芯片组内存控制器模块输出的数据遮罩信号而加以遮罩，且从各内存模块输出的数据之操作系借由从各内存模块输出的数据选通信号加以控制，由是借由额外地于DDR SDRAM安装一针脚，并且遮罩数据选通信号而实施DQM功能之逆兼容性。

4. 发明专利

TW463356B 用於後封裝動態隨機存取記憶體修復之抗熔斷電路失效
简体标题：用于后封装动态随机存取内存修复之抗熔断电路
公开(公告)号：TW463356B
公开(公告)日：2001-11-11
申请号：TW089105932
申请日：2000-03-30
申请人：現代電子產業股份有限公司
发明人：楊羽 , 崔周善 , 魏在慶 , 薛永鎬 , 吳進根 , 金泌中 , 趙浩燁
IPC分类号： H01L , G11C
CPC分类号： G11C29/781 , G11C17/18
摘要：一種抗熔斷電路包括三個子塊體：一多工器，具有控制訊號與位址之輸入，及產生一寫錄訊號與程式位址之激勵；一寫錄電壓產生器，係由一振盪器與一充電泵組成；及一抗熔斷單元電路，用於抗熔斷狀態之寫錄/讀取。對於一在特殊測試模式之抗熔斷程式而言，一具有控制訊號與位址之輸入之程式位址產生電路可激勵寫錄電壓產生器，並且做成一特殊或程式位址以供抗熔斷之選定。在常態模式中，程式位址產生電路及一內部電力產生保持在非主動狀態。在抗熔斷單元電路中，來自寫錄電壓產生器之程式位址及寫錄電壓訊號係當抗熔斷選用於抗熔斷元件之寫錄時，可用於將抗熔斷之端子切換成一寫錄電壓位準。
简体摘要：一种抗熔断电路包括三个子块体：一多任务器，具有控制信号与位址之输入，及产生一写录信号与进程位址之激励；一写录电压产生器，系由一振荡器与一充电泵组成；及一抗熔断单元电路，用于抗熔断状态之写录/读取。对于一在特殊测试模式之抗熔断进程而言，一具有控制信号与位址之输入之进程位址产生电路可激励写录电压产生器，并且做成一特殊或进程位址以供抗熔断之选定。在常态模式中，进程位址产生电路及一内部电力产生保持在非主动状态。在抗熔断单元电路中，来自写录电压产生器之进程位址及写录电压信号系当抗熔断选用于抗熔断组件之写录时，可用于将抗熔断之端子切换成一写录电压位准。

5. 发明专利

TW436802B 半導體記憶器裝置及用以操作同步記憶器裝置之方法失效
简体标题：半导体记忆器设备及用以操作同步记忆器设备之方法
公开(公告)号：TW436802B
公开(公告)日：2001-05-28
申请号：TW088106859
申请日：1999-04-28
申请人：現代電子產業股份有限公司
发明人：崔周善
IPC分类号： G11C
CPC分类号： G11C7/225 , G06F13/4243 , G11C7/1066 , G11C7/1072
摘要：一種用以改良記憶體電路之整體速度和頻寬的同步記憶體之各種不同技術和新結構。在一具體實施例中,兩獨立時脈接腳係提供用於改良資料窗和記憶體頻寬。其它的具體實施例係提供同步記憶體的接腳結構,而使記憶體裝置不受雜訊和串音的影響，並在記憶體系統中提供更富彈性處理資料之可控制位元組方法。
简体摘要：一种用以改良内存电路之整体速度和带宽的同步内存之各种不同技术和新结构。在一具体实施例中,两独立时脉接脚系提供用于改良数据窗和内存带宽。其它的具体实施例系提供同步内存的接脚结构,而使内存设备不受噪声和串音的影响，并在内存系统中提供更富弹性处理数据之可控制字节方法。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式