专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100110396B1 고속 디지틀 변조신호 발생장치 失效
标题翻译：高速数字调制信号发生器
公开(公告)号：KR100110396B1
公开(公告)日：1997-01-09
申请号：KR1019930030014
申请日：1993-12-27
申请人： 한국전자통신연구원
发明人： 함영권 , 정진섭 , 하경민 , 이경준
IPC分类号： H04L25/28

2. 发明授权

KR100098208B1 공통버스 신호중계기 방향 제어장치 失效
公开(公告)号：KR100098208B1
公开(公告)日：1996-04-12
申请号：KR1019920025594
申请日：1992-12-26
申请人： 대우통신 주식회사
发明人： 권환우
IPC分类号： H04L25/28

3. 发明公开

KR1019950022505A 고속 디지틀 변조신호 발생장치 失效
公开(公告)号：KR1019950022505A
公开(公告)日：1995-07-28
申请号：KR1019930030014
申请日：1993-12-27
申请人： 한국전자통신연구원
发明人： 함영권 , 정진섭 , 하경민 , 이경준
IPC分类号： H04L25/28
摘要： 본 발명은 PC 버스에 설치하여 PC에서 프로그램으로 생성한 디지틀 신호를 저속에서 고속까지 자유로이 속도를 변화시키며 디지틀 신호 발생을 할 수 있는 고속 디지틀 변조신호 발생 장치에 관한 것이며, PC 버스라인에서 데이타를 전송받는데이타 버퍼(207); PC 버스라인에서 어드레스를 인가받아 부호화 시키는 인코더(206); 상기 데이터 버퍼(207)와 오실레이터(208)에 연결되어 프로그램이 가능하도록 시간을 설정해주는 프로그램 가능 타이머(201); 상기 인코더(206)의 출력을 전달 받으며, 상기 프로그램 가능 타이머(201)에 연결되어 상기 프로그램 가능 타이머(201)를 제어하는 타이밍 제어부(202); 상기 타이밍 제어부(202)의 신호를 입력으로 하여 어드레스를 발생시키는 카운터(203); 상기 인코더(206)와 데이타 버퍼(207)와 타이밍 제어부(202)및 카운터(203)의 출력을 입력으로 하며, 주소에 의하여 라이트(write)할 데이타를 실어주고 WE신호와 OE신호를 발생시키는 메모리부(205); 상기 메모리부(205)의 출력과 타이밍 제어부(202)의 제어신호를 입력으로 하여 데이터를 일시 저장하도록 하는 래치(209); 및 상기 래치(209)의 출력신호를 아날로그 신호로 변환시켜주는 D/A 변환기(204)를 포함하여 구성되는 것을 특징으로 한다.

4. 发明公开

KR1019940017432A 공통버스 신호중계기 방향 제어장치 失效
公开(公告)号：KR1019940017432A
公开(公告)日：1994-07-26
申请号：KR1019920025594
申请日：1992-12-26
申请人： 대우통신 주식회사
发明人： 권환우
IPC分类号： H04L25/28
摘要： 본 발명은 공통버스를 사용하는 시스템에 관한 것으로, 특히 버스중계기를 사용하는 경우의 디지탈 버스 신호 제어 방식에 관한 것이다.
종래의 공통버스 신호중계기는 충돌검출부가 없었으며 발진방지 회로부가 아날로그 회로인 74LS123의 콘덴서와 저항값에 의존해서 방향제어를 실시함으로서 공통버스의 신뢰성 저하, 방향제어 타이밍의 오차를 발생시키는 문제점을 개선하기 위해서 D－플립플롭을 이용한 디지탈 방식을 사용함으로서 공통버스의 신뢰성 향상과 방향제어 타이밍 오차를 줄일 수 있도록 회로를 구성하므로써 공통버스의 사용효율을 회대화할 수 있는 효과가 있다.

5. 发明授权

KR1019960014429B1 고속 디지틀 변조신호 발생장치 失效
标题翻译：高速数字调制信号的生成装置
公开(公告)号：KR1019960014429B1
公开(公告)日：1996-10-15
申请号：KR1019930030014
申请日：1993-12-27
申请人： 한국전자통신연구원
发明人： 함영권 , 정진섭 , 하경민 , 이경준
IPC分类号： H04L25/28
摘要： a data buffer 207 for receiving data from a PC bus line; an encoder 206 for encoding and inputting addresses from the PC bus line; a programmable timer 201 for setting a time to enable program by connecting the data buffer 207 and an oscillator 208; a timing control section 202 for receiving an output of the encoder 206, connecting and controlling the programmable timer 201; a counter 203 for generating addresses by inputting the signal of the timing control section 202; a memory section 205 for inputting the outputs of the encoder 206, the data buffer 207, the timing control section 202, and the counter 203, loading data, and generating a WE(Write enable) signal and an OE(Output enable) signal by loading and reading speedily the data to write according to the address generated from the counter 203 by controlling the timing control section 202; a latch 209 for temporarily storing data which the output of the memory section 205 is one input and the control signal of the timing control section 202 is the other input; and a D/A converter 204 for converting a digital signal into an analog signal by inputting the output of the latch 209.
摘要翻译：用于从PC总线接收数据的数据缓冲器207; 编码器206，用于对来自PC总线的地址进行编码和输入; 可编程定时器201，用于通过连接数据缓冲器207和振荡器208设置启用程序的时间; 定时控制部分202，用于接收编码器206的输出，连接和控制可编程定时器201; 用于通过输入定时控制部分202的信号产生地址的计数器203; 存储部分205，用于输入编码器206，数据缓冲器207，定时控制部分202和计数器203的输出，加载数据，以及通过以下方式产生WE（写使能）信号和OE（输出使能）信号通过控制定时控制部分202，根据从计数器203产生的地址，快速地读取要读写的数据; 用于临时存储存储器部分205的输出是一个输入并且定时控制部分202的控制信号的另一个输入的锁存器209; 以及用于通过输入锁存器209的输出将数字信号转换为模拟信号的D / A转换器204。

6. 发明授权

KR1019960000609B1 공통버스 신호중계기 방향 제어장치 失效
标题翻译：通用总线信号中继器方向控制器
公开(公告)号：KR1019960000609B1
公开(公告)日：1996-01-09
申请号：KR1019920025594
申请日：1992-12-26
申请人： 대우통신 주식회사
发明人： 권환우
IPC分类号： H04L25/28
摘要： The apparatus is characterized in that a first buffer, an input terminal of a first NOR gate, a first A bus collision detecting circuit, a first B bus collision detecting circuit, and an A bus oscillation preventing circuit are connected to input an A bus delayed signal, in that a second buffer, an input terminal of a second NOR gate, a second A bus collision detecting circuit, a second B bus collision detecting circuit, and a B bus oscillation preventing circuit are connected to input a B bus delayed signal, in that an output signal of the B bus oscillation preventing circuit is subjected to control the output of the A bus delayed signal, in that an output signal of the A bus oscillation preventing circuit is subjected to control the output of the B bus delayed signal, in that an output signal of the B bus oscillation preventing circuit is inputted to the input terminal of the second NOR gate, in that an output signal of the A bus oscillation preventing circuit is inputted to the input terminal of the first NOR gate, in that an output signal of the first NOR gate is provided to an input/output terminal of the first buffer, and in that an output signal of the second NOR gate is provided to an input/output terminal of the second buffer.
摘要翻译：该装置的特征在于，连接第一缓冲器，第一或非门的输入端，第一A总线冲突检测电路，第一B总线冲突检测电路和A总线振荡防止电路，以输入延迟的A总线信号，其中连接第二缓冲器，第二或非门的输入端，第二A总线冲突检测电路，第二B总线冲突检测电路和B总线振荡防止电路，以输入B总线延迟信号，由于对B总线振荡防止电路的输出信号进行A总线延迟信号的输出的控制，因为对A总线振荡防止电路的输出信号进行B总线延迟信号的输出的控制，因为B总线振荡防止电路的输出信号被输入到第二或非门的输入端，因为A总线振荡防止电路的输出信号被输入到inpu t端子，其中第一或非门的输出信号被提供给第一缓冲器的输入/输出端，并且第二或非门的输出信号被提供给输入/输出端的第二个缓冲区。

7. 发明授权

KR101176214B1 데이터 변조방법 및 복조방법 有权
标题翻译： PPM调制解调方法
公开(公告)号：KR101176214B1
公开(公告)日：2012-08-22
申请号：KR1020080114871
申请日：2008-11-18
申请人： 한국전자통신연구원 , 인하대학교 산학협력단
发明人： 이형수 , 김재환 , 김재영 , 황재호 , 김재명 , 장성진 , 최낙현 , 박종석
IPC分类号： H04L25/49 , H04L25/28
CPC分类号： H03K7/04 , H03K9/04 , H04L25/4902
摘要： 본발명은, 펄스위치변조를위해복수의심볼을그룹화하여심볼을구성함으로써기존방식의펄스위치변조에서사용하던고정적인심볼에심볼구성을새롭게추가하여평균정보량을증가시켰다. 또한, 증가된평균정보량을데이터전송률향상에연계시키기위해그룹화된심볼을이용한변복조방법에대하여제시한다.

8. 发明公开

KR1020100055955A 데이터 변조방법 및 복조방법 有权
标题翻译： PPM的调制和解调方法
公开(公告)号：KR1020100055955A
公开(公告)日：2010-05-27
申请号：KR1020080114871
申请日：2008-11-18
申请人： 한국전자통신연구원 , 인하대학교 산학협력단
发明人： 이형수 , 김재환 , 김재영 , 황재호 , 김재명 , 장성진 , 최낙현 , 박종석
IPC分类号： H04L25/49 , H04L25/28
CPC分类号： H03K7/04 , H03K9/04 , H04L25/4902
摘要： PURPOSE: A data modulating method and demodulation method group a plurality of symbols is provided so that the symbol configuration is added in the fixed symbol, and the average information content is multiplied. CONSTITUTION: A data for to transmitting a message is inputted(S101). The transmitter confirms the value of the first bit among data for to transmitting of four bits(S102). The first bit is 0. According to transmitter is the second bit, the third bit, and the value of the fourth bit, the first symbol, and the second symbol and the third symbol are decided(S103-S105).
摘要翻译：目的：提供多个符号的数据调制方法和解调方法组，使得符号配置被添加到固定符号中，并且平均信息内容被乘以。构成：输入用于发送消息的数据（S101）。发送器确认用于发送四个比特的数据中的第一比特的值（S102）。第一位为0.根据发送器是第二位，第三位，第四位的值，第一符号，第二符号和第三符号被决定（S103-S105）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式