专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102049724B1 반도체 장치 有权
公开(公告)号：KR102049724B1
公开(公告)日：2019-11-28
申请号：KR1020187002098
申请日：2016-03-02
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 니시자와고이치로 , 히사카다카유키
IPC分类号： H01L23/04 , H01L23/10 , H01L23/14 , H01L27/095 , H01L29/812 , H01L23/00

2. 发明公开

KR20180042411A 터널 전계 효과 트랜지스터 审中-公开
公开(公告)号：KR20180042411A
公开(公告)日：2018-04-25
申请号：KR20187008668
申请日：2016-09-27
申请人： JAPAN SCIENCE & TECH AGENCY
发明人： FUKUI TAKASHI , TOMIOKA KATSUHIRO
IPC分类号： H01L29/812 , H01L27/095 , H01L29/06 , H01L29/66 , H01L29/778 , H01L29/78 , H01L29/808
CPC分类号： H01L27/095 , H01L29/06 , H01L29/66 , H01L29/778 , H01L29/78 , H01L29/808 , H01L29/812
摘要： 본발명에따른터널전계효과트랜지스터는, 채널과, 상기채널의일단(一端)에직접또는간접적으로접속된소스전극과, 상기채널의타단(他端)에직접또는간접적으로접속된드레인전극과, 상기채널에전계를작용시켜, 상기채널의상기소스전극측의접합부에터널현상을발생시킴과동시에, 상기채널에이차원전자가스를발생시키는게이트전극을가진다.

3. 发明公开

KR1020090084825A 반도체 장치 및 그 제조 방법 失效
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020090084825A
公开(公告)日：2009-08-05
申请号：KR1020097008283
申请日：2007-12-03
申请人： 가부시끼가이샤 도시바
发明人： 다까기,가즈따까
IPC分类号： H01L27/095 , H01L21/338
CPC分类号： H01L29/772 , H01L21/76898 , H01L23/481 , H01L29/41758 , H01L29/812 , H01L2224/48091 , H01L2224/49175 , H01L2924/1305 , H01L2924/00014 , H01L2924/00
摘要： Provided are a semiconductor device having a reduced earthing inductance, and a method for manufacturing the semiconductor device. This semiconductor device comprises a gate electrode, a source electrode and a drain electrode arranged on a first surface of a semi-insulating substrate (11) and having a plurality of fingers, an earthing conductor (26) arranged on a second surface on the opposite side of the first surface, a gate terminal electrode (14), a source terminal electrode (18) and a drain terminal electrode (12) formed by bundling a plurality of fingers individually for the gate electrode, the source electrode and the drain electrode, action layers formed over the semi-insulating substrate (11) below the gate electrode, the source electrode and the drain electrode, multistage VIA holes composed of a smaller-diameter VIA hole (30) near the first surface and a larger-diameter VIA hole (20) near the second surface, and earth electrodes (23) formed in the inner wall face of the multistage VIA holes and in the second surface and connected with the source terminal electrode (18) from the earthing conductor on the second surface side. ® KIPO & WIPO 2009
摘要翻译：提供了具有减小的接地电感的半导体器件，以及用于制造半导体器件的方法。该半导体器件包括设置在半绝缘基板（11）的第一表面上并具有多个指状物的栅电极，源电极和漏电极，布置在相对的第二表面上的接地导体（26）第一表面的侧面，栅极端子电极（14），源极端子电极（18）和漏极端子电极（12），其通过将多个指状物分别捆扎在栅电极，源电极和漏电极上而形成，形成在栅电极，源电极和漏电极下方的半绝缘基板（11）上的动作层，由第一表面附近的较小直径的VIA孔（30）构成的多级VIA孔和大直径VIA孔（20）和形成在多级VIA孔的内壁面中的第二表面中的接地电极（23），并且与源极端子电极（18）从接地导体连接在第二表面上第二表面侧。 ®KIPO＆WIPO 2009

4. 发明授权

KR100822703B1 쇼트키 포토다이오드 有权
标题翻译：肖特基光电二极管
公开(公告)号：KR100822703B1
公开(公告)日：2008-04-17
申请号：KR1020060074850
申请日：2006-08-08
申请人： 쌍신전자통신주식회사 , 이재빈 , 김형준
发明人： 김형준 , 이재빈 , 문정현 , 임정혁 , 이종호
IPC分类号： H01L31/10 , H01L29/872 , H01L27/095
摘要： 본 발명은 쇼트키(Schottky) 포토다이오드에 관한 것으로서, 반도체 에피층 상부의 일부 영역에만 금속박막을 쇼트키 접촉(Schottky Contact)하도록 증착시킨 구조의 쇼트키 포토다이오드를 제공하는 것을 특징으로 한다. 이와 같은 구조를 통해, 금속박막에서 흡수 및 손실되는 광은 최소화시키고, 반도체 에피층에 도달하는 광 에너지는 극대화시킬 수 있으므로, 반도체 에피층 상부 전면에 금속박막을 쇼트키 접촉하도록 증착시킨 종래의 구조에 비해서, 낮은 에너지를 갖는 광의 감지율을 향상시킬 수 있는 효과가 있다.
쇼트키, 포토다이오드, 자외선, 감지기

5. 发明公开

KR1020080013389A 쇼트키 포토다이오드 有权
标题翻译：肖特照片二极管
公开(公告)号：KR1020080013389A
公开(公告)日：2008-02-13
申请号：KR1020060074850
申请日：2006-08-08
申请人： 쌍신전자통신주식회사 , 이재빈 , 김형준
发明人： 김형준 , 이재빈 , 문정현 , 임정혁 , 이종호
IPC分类号： H01L31/10 , H01L29/872 , H01L27/095
CPC分类号： H01L31/108 , H01L27/095 , H01L29/872 , H01L31/0224
摘要： A schottky photodiode is provided to minimize light loss absorbed in a metal thin film and to maximize optical energy reaching a semiconductor epi layer by forming a schottky-junction metal thin film only on a partial region of an upper portion of the semiconductor epi layer. A first electrode(120) is formed on a lower portion of a semiconductor substrate(110). A semiconductor epi layer(130) is formed on an upper portion of the semiconductor substrate. A metal thin film(240) is formed on only a partial region of an upper portion of the semiconductor epi layer by schottky junction. A second electrode(150) is formed on an upper portion of the metal thin film. The metal thin film is formed on 70 % - 90 % region of the upper surface of the semiconductor epi layer. The metal thin film is made of platinum(Pt). A thickness of the metal thin film is 5 nm to 10 nm. The semiconductor substrate and the semiconductor epi layer are silicon carbide(SiC) or gallium nitride(GaN).
摘要翻译：提供一种肖特基光电二极管以最小化在金属薄膜中吸收的光损失并且通过仅在半导体外延层的上部的部分区域上形成肖特基结金属薄膜来最大化到达半导体外延层的光能。第一电极（120）形成在半导体衬底（110）的下部。半导体外延层（130）形成在半导体衬底的上部。金属薄膜（240）仅通过肖特基结而形成在半导体外延层的上部的仅部分区域上。第二电极（150）形成在金属薄膜的上部。金属薄膜形成在半导体外延层的上表面的70％-90％的区域上。金属薄膜由铂（Pt）制成。金属薄膜的厚度为5nm〜10nm。半导体衬底和半导体外延层是碳化硅（SiC）或氮化镓（GaN）。

6. 发明授权

KR100517531B1 반도체 장치 失效
公开(公告)号：KR100517531B1
公开(公告)日：2005-09-28
申请号：KR1020037007232
申请日：2002-09-12
申请人： 파나소닉 주식회사
发明人： 나카츠카다다요시 , 담보도시하루 , 기타자와다카히로 , 다무라아키요시 , 다라가츠시
IPC分类号： H01L27/095
CPC分类号： H01L27/0605 , H01L27/0629 , H01L27/0802 , H01L27/0811
摘要： FET가 오프시의 용량 성분을 저감시키며, 고주파대에서의 삽입 손실의 저감과 분리 특성의 향상을 도모한 반도체 장치를 제공한다. 10
14 cm
-3 이상 10
16 cm
-3 이하의 p형 또는 n형 불순물을 갖는 반절연성 반도체(25) 상에, 10
10 cm
-3 이상 10
14 cm
-3 이하의 불순 농도를 갖는 버퍼층(24)과, 버퍼층의 상부에 10
15 cm
-3 이상 10
17 cm
-3 이하의 p형 또는 n형 불순물 농도를 갖는 활성층(23)이 형성된 반도체 기판 상에, 게이트 길이가 0.8㎛ 이하의 게이트 전극을 갖는 FET(30a, 30b)가 형성되며, FET를 n개 조합하여, 1 ≤m ≤n-1(n, m은 정수, n > 1)로 한 경우, m번째의 FET의 드레인 단자와 (m+1)번째의 FET의 소스 단자가 접속되고, 1번째부터 n번째까지의 모든 FET의 게이트 전극에 저항(41a, 41b)이 접속되며, 저항의 타단이 모두 동일 전위로 결합된다.

7. 发明授权

KR100065708B1 반도체 장치 失效
公开(公告)号：KR100065708B1
公开(公告)日：1993-09-20
申请号：KR1019890015796
申请日：1989-11-01
申请人： 산켄덴키 가부시키가이샤
发明人： 오오쯔까고오지 , 고토오히로가즈
IPC分类号： H01L29/872 , H01L29/47 , H01L27/095

8. 发明公开

KR860009493A 반도체 집적회로에 사용된 반도체 저항요소 失效
公开(公告)号：KR860009493A
公开(公告)日：1986-12-23
申请号：KR860004152
申请日：1986-05-27
IPC分类号： H01L27/095 , H01L21/822 , H01L21/8232 , H01L27/04 , H01L27/06 , H01L29/00

9. 发明公开

KR850005161A 반도체 부재 및 이 부재를 사용한 반도체 장치 失效
公开(公告)号：KR850005161A
公开(公告)日：1985-08-21
申请号：KR840008077
申请日：1984-12-18
IPC分类号： H01L29/812 , H01L21/338 , H01L21/8252 , H01L27/095 , H01L29/201 , H01L29/205 , H01L29/36 , H01L29/43 , H01L29/47 , H01L29/778 , H01L29/80
摘要： 내용없음

10. 发明授权

KR102226206B1 이중 PN 접합을 포함하는 메모리 소자 및 그 구동방법 有权
公开(公告)号：KR102226206B1
公开(公告)日：2021-03-11
申请号：KR1020200093129
申请日：2020-07-27
申请人： 포항공과대학교 산학협력단
发明人： 백창기 , 김가영 , 김향우 , 공병돈
IPC分类号： H01L27/108 , H01L27/095
摘要： 적어도 1개의이중 PN 접합을포함하는반도체층; 및상기반도체층과동시에접촉하는애노드및 캐소드를포함하고, 상기반도체층과상기애노드와의접합은쇼트키접합, 상기캐소드와의접합은오믹접합인것을특징으로하는, 이중 PN 접합을포함하는메모리소자및 그구동방법이제공된다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式