专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101881864B1 위상 고정 루프(PLL) 아키텍쳐 有权
公开(公告)号：KR101881864B1
公开(公告)日：2018-07-25
申请号：KR1020177025196
申请日：2016-02-12
申请人： 퀄컴 인코포레이티드
发明人： 아큐디아,케네스루이스 , 섀퍼,제프리앤드류 , 판디타,부페쉬
IPC分类号： H03L7/091 , H03L7/093 , H03B5/12 , H04L7/00 , H04L7/033 , H04L7/04
CPC分类号： H04L7/0332 , H03B5/1212 , H03B5/1228 , H03L7/091 , H03L7/093 , H04L7/0025 , H04L7/041
摘要： 일실시예에서, PLL(phase locked loop)은, VCO(voltage-controlled oscillator), 피드백신호를생성하기위해 VCO의출력신호를주파수분할하도록구성되는주파수분할기, 및기준신호와피드백신호간의위상차이를검출하고검출된위상차이에기초하여출력신호를생성하도록구성되는위상검출회로를포함한다. PLL은또한, 위상검출회로의출력신호에기초하여제어전압을생성하도록구성되는비례회로를포함하며, 여기서, 제어전압은위상보정을제공하기위해 VCO의제 1 커패시턴스를튜닝한다. PLL은, 제어전압을디지털신호로변환하고, 디지털신호를적분하고, 그리고주파수추적을제공하기위해, 적분된디지털신호에기초하여 VCO의제 2 커패시턴스를튜닝하도록구성되는적분회로를더 포함한다.

2. 发明授权

KR101633542B1 저전력 광대역 송신기를 위한 위상 보간기에 근거하는 출력 파형 합성 장치 有权
标题翻译：用于低功率宽带发射器的基于相位插值器的输出波形合成器
公开(公告)号：KR101633542B1
公开(公告)日：2016-06-27
申请号：KR1020140030429
申请日：2014-03-14
申请人： 주식회사 긱옵틱스테라스퀘어코리아
发明人： 배현민 , 윤태훈 , 윤종혁
IPC分类号： H03L7/16 , H03L7/00
CPC分类号： H03B21/00 , H03K5/1536 , H03M9/00 , H04L7/0332
摘要： 본발명은, 저전력송신기를위한위상보간기및 온칩 아이오프닝모니터링(EOM) 회로를사용하는출력파형합성장치에관한것이다. 송신기설계에대해소면적및 저전력소비의양쪽모두를달성하기위해서, 서브레이트로동작하는다위상멀티플렉서가이용된다. 다위상멀티플렉서는, 병렬오픈드레인 NAND 게이트를갖춘다. 서브레이트송신기구조에서는, 다위상클락신호사이의위상미스매치는, 지터성능을현저하게열화시켜,저전력소비에도불구하고서브레이트송신기의보급을위한중대한장애물이다. 이러한미스매치문제를해결하기위해서, 면적및 전력효율이좋은위상보간기에근거하는파형합성구조가개발되고있다.

3. 发明公开

KR1020150095217A 데이터 신호를 송신하기 위한 센서 장치 및 그 방법 有权
标题翻译：用于发送数据信号的传感器装置和方法
公开(公告)号：KR1020150095217A
公开(公告)日：2015-08-20
申请号：KR1020150020973
申请日：2015-02-11
申请人： 인피니온 테크놀로지스 아게
发明人： 하인즈,시몬
IPC分类号： G08C17/02
CPC分类号： H04L7/0332 , H04L7/0091 , H04L47/801 , H04L67/12 , H04Q9/00 , G08C17/02
摘要： 본 발명은, 센서 장치의 센서 데이터 값을 저장하기 위한 메모리 유닛과, 상기 저장된 센서 데이터 값에 대한 정보를 수반한 데이터 신호를 센서 장치에 의해 생성되는 클록 신호의 클록 주파수에 따라 좌우되는 데이터 전송률로 외부 수신기로 송신하기 위한 송신 유닛을 포함하는 센서 장치에 관한 것이다. 송신 유닛은, 외부로부터 수신되는 제어 신호 내 트리거 정보에 기초하여, 저장된 센서 데이터 값에 대한 정보를 수반한 데이터 신호를 송신한다.
摘要翻译：传感器装置技术领域本发明涉及一种传感器装置，包括：存储单元，用于存储传感器装置的传感器数据值;以及发送单元，用于将伴随有关所存储的传感器数据值的信息的数据信号以传输速率依赖性传送到外部接收器在由传感器装置产生的时钟信号的时钟频率上。发送单元基于从外部接收的控制信号中的触发信息，发送伴随有关所存储的传感器数据值的信息的数据信号。

4. 发明授权

KR1019960001310B1 신호 검출기 및 신호 검출 방법 失效
标题翻译：信号检测器和位同步器
公开(公告)号：KR1019960001310B1
公开(公告)日：1996-01-25
申请号：KR1019920701543
申请日：1990-12-20
申请人： 모토로라 솔루션즈, 인크.
发明人： 마이클제이.데루카 , 리챠드에이.엘하트 , 조안에스.데루카
IPC分类号： H03D1/06
CPC分类号： H04L7/10 , H04L7/0332 , H04L7/0337 , H04W52/0229 , H04W88/022 , Y02D70/00
摘要： An apparatus and method for processing a signal is capable of determining the presence or absence of a signal having a predetermined baud rate. By initializing counting registers to either first or second values, and receiving the signal, either the presence or absence of the baud rate may be more rapidly detected. Rapid detection provides for improved battery savings when the invention is used within a portable receiver such as a pager. The invention provides for positive detection of the predetermined baud rate while rejecting a baud rate being an integer divisor of the predetermined baud rate. Additionally, as a result of the determination of the presence of the predetermined baud rate, a sample clock may be established for receiving data at the baud rate.
摘要翻译：用于处理信号的装置和方法能够确定具有预定波特率的信号的存在或不存在。通过将计数寄存器初始化为第一或第二值，并接收信号，可能会更快速地检测到波特率的有无。当本发明在诸如寻呼机的便携式接收机中使用时，快速检测提供了改进的电池节省。本发明提供对预定波特率的正检测，同时拒绝作为预定波特率的整数除数的波特率。此外，作为确定存在预定波特率的结果，可以建立用于以波特率接收数据的采样时钟。

5. 发明公开

KR1020170106495A 위상 고정 루프(PLL) 아키텍쳐 审中-实审
标题翻译：锁相环（PLL）架构
公开(公告)号：KR1020170106495A
公开(公告)日：2017-09-20
申请号：KR1020177025196
申请日：2016-02-12
申请人： 퀄컴 인코포레이티드
发明人： 아큐디아,케네스루이스 , 섀퍼,제프리앤드류 , 판디타,부페쉬
IPC分类号： H03L7/091 , H03L7/093 , H03B5/12 , H04L7/00 , H04L7/033 , H04L7/04
CPC分类号： H04L7/0332 , H03B5/1212 , H03B5/1228 , H03L7/091 , H03L7/093 , H04L7/0025 , H04L7/041
摘要： 일실시예에서, PLL(phase locked loop)은, VCO(voltage-controlled oscillator), 피드백신호를생성하기위해 VCO의출력신호를주파수분할하도록구성되는주파수분할기, 및기준신호와피드백신호간의위상차이를검출하고검출된위상차이에기초하여출력신호를생성하도록구성되는위상검출회로를포함한다. PLL은또한, 위상검출회로의출력신호에기초하여제어전압을생성하도록구성되는비례회로를포함하며, 여기서, 제어전압은위상보정을제공하기위해 VCO의제 1 커패시턴스를튜닝한다. PLL은, 제어전압을디지털신호로변환하고, 디지털신호를적분하고, 그리고주파수추적을제공하기위해, 적분된디지털신호에기초하여 VCO의제 2 커패시턴스를튜닝하도록구성되는적분회로를더 포함한다.
摘要翻译：在一个实施例中，锁相环（PLL）包括压控振荡器（VCO），分频器，其被配置为对VCO的输出信号进行分频以生成反馈信号，以及相位检测电路，被配置为基于检测到的相位差生成输出信号。该PLL还包括配置为基于相位检测电路的输出信号产生控制电压的比例电路，其中控制电压调谐VCO的主电容以提供相位校正。 PLL进一步包括积分电路，其被配置为基于积分数字信号调谐VCO的第二电容以将控制电压转换为数字信号，积分数字信号并提供频率跟踪。

6. 发明公开

KR1020160148035A 무선 전력 충전 시스템들에서 전력 및 임피던스를 측정하기 위한 시스템들 및 방법들 无效
标题翻译：无线电力充电系统测量功率和阻抗的系统和方法
公开(公告)号：KR1020160148035A
公开(公告)日：2016-12-23
申请号：KR1020167034526
申请日：2015-05-13
申请人： 퀄컴 인코포레이티드
发明人： 네자탈리압돌호세인 , 카로보란트프란세스코 , 쳉라이언
IPC分类号： H04B5/00 , H04B17/11 , H04B17/21 , H02J5/00 , H02J7/00 , H02J7/02
CPC分类号： H04B5/0037 , H02J5/005 , H02J7/0052 , H02J7/025 , H02J17/00 , H04B5/0043 , H04B17/11 , H04B17/21 , H04L7/0332
摘要： 무선전력송신기는무선전력수신기의수신안테나에서전압을유도하기위해송신안테나를통해자기장을생성하여유닛에전력을공급하고및/또는수신기의배터리를충전할수도있다. 송신기와수신기사이의동작주파수에서무선전력전송을측정하기위한장치가제공된다. 장치는무선전력전송의동작주파수보다더 높은제 1 클록주파수에서제 1 클록신호를생성하도록구성된제 1 클록을포함한다. 장치는제 2 클록신호에기초하여동작하도록구성된제어기를더 포함하고, 제 1 클록주파수는제 2 클록신호의제 2 클록주파수보다더 높다. 제어기는또한제 1 클록신호에기초하여무선전력전송의양을측정하도록구성된다.
摘要翻译：无线电力发射器可以经由发射天线产生磁场，以在无线电力接收器的接收天线中感应出电压，为该单元供电和/或对接收器的电池充电。提供了一种用于在发射机和接收机之间的工作频率测量无线功率传输的装置。该装置包括第一时钟，其被配置为以比无线电力传送的工作频率高的第一时钟频率产生第一时钟信号。该装置还包括控制器，其被配置为基于第二时钟信号操作第一时钟频率，该第一时钟频率高于第二时钟信号的第二时钟频率。控制器还被配置为基于第一时钟信号来测量无线功率传输的量。

7. 发明授权

KR101702743B1 데이터 신호를 송신하기 위한 센서 장치 및 그 방법 有权
标题翻译：用于发送数据信号的传感器装置和方法
公开(公告)号：KR101702743B1
公开(公告)日：2017-02-06
申请号：KR1020150020973
申请日：2015-02-11
申请人： 인피니온 테크놀로지스 아게
发明人： 하인즈,시몬
IPC分类号： G08C17/02
CPC分类号： H04L7/0332 , H04L7/0091 , H04L47/801 , H04L67/12 , H04Q9/00
摘要： 본발명은, 센서장치의센서데이터값을저장하기위한메모리유닛과, 상기저장된센서데이터값에대한정보를수반한데이터신호를센서장치에의해생성되는클록신호의클록주파수에따라좌우되는데이터전송률로외부수신기로송신하기위한송신유닛을포함하는센서장치에관한것이다. 송신유닛은, 외부로부터수신되는제어신호내 트리거정보에기초하여, 저장된센서데이터값에대한정보를수반한데이터신호를송신한다.
摘要翻译：一种具有存储单元的传感器子组件，用于存储来自传感器子组件的传感器数据值;以及发送单元，用于以与所存储的传感器数据值相关的信息的数据信号以外部接收器以数据速率发送数据信号，数据速率取决于时钟频率由传感器子组件产生的时钟信号。发送单元根据外部接收到的控制信号中的触发信息，向数据信号发送关于所存储的传感器数据值的信息。

8. 发明公开

KR1020160113632A 표준 디지털 셀들을 이용한 차동 뱅-뱅 위상 검출기 审中-实审
标题翻译：使用标准数字电池的差分BANG-BANG相检测器
公开(公告)号：KR1020160113632A
公开(公告)日：2016-09-30
申请号：KR1020167022601
申请日：2015-01-05
申请人： 퀄컴 인코포레이티드
发明人： 첸,지아-이
IPC分类号： H03L7/085 , H03L7/087 , H03L7/099 , H03L7/081 , H03K3/037 , H03K5/22
CPC分类号： H04L7/0041 , H03K3/037 , H03K5/22 , H03L7/0816 , H03L7/0818 , H03L7/085 , H03L7/087 , H03L7/0995 , H04L7/0045 , H04L7/0332
摘要： 본개시의특정양상들은예를들어, 지연-로킹루프들에서이용하기위한완전차동위상검출기들을제공한다. 일예시적인위상검출회로는일반적으로, 기준신호에대한제 1 입력; 상기기준신호와비교되는입력신호에대한제 2 입력; 세트입력, 리셋입력, 제 1 출력및 제 2 출력을갖는세트-리셋(S-R) 래치; 및로직입력, 클록입력, 리셋입력및 로직출력을갖는지연(D) 플립-플롭을포함한다제 1 입력은 S-R 리셋입력에연결되고, 제 2 입력은 S-R 세트입력에연결되고, 제1 S-R 출력은 D 클록입력에연결되고, 제 2 S-R 출력은 D 리셋입력에연결된다. D 플립-플롭의로직출력은지연된신호가기준신호에앞서는지또는뒤처지는지를표시할수 있다.

9. 发明公开

KR1020140114772A 저전력 광대역 송신기를 위한 위상 보간기에 근거하는 출력 파형 합성 장치 有权
标题翻译：用于低功率宽带发射器的基于相位插值器的输出波形合成器
公开(公告)号：KR1020140114772A
公开(公告)日：2014-09-29
申请号：KR1020140030429
申请日：2014-03-14
申请人： 주식회사 긱옵틱스테라스퀘어코리아
发明人： 배현민 , 윤태훈 , 윤종혁
IPC分类号： H03L7/16 , H03L7/00
CPC分类号： H03B21/00 , H03K5/1536 , H03M9/00 , H04L7/0332
摘要： The present invention relates to a phase interpolator for a low-power broadband transmitter and an output waveform synthesizer using an on-chip eye opening monitoring (EOM) circuit. A multiphase multiplexer driven in subrate is used for achieving both small area and low-power consumption for transmitter design. The multiphase multiplexer includes a parallel open drain NAND gate. In a structure of subrate transmitter, phase mismatching between multiphase clock signals significantly degrades a jitter performance, thus becoming a serious obstacle to supply of the subrate transmitter despite low power consumption. A waveform composition structure based on a phase interpolator having excellent area and power efficiencies is being developed for solving the mismatching problem.
摘要翻译：本发明涉及一种用于低功率宽带发射机的相位插值器和使用片上开眼监测（EOM）电路的输出波形合成器。以子速率驱动的多相多路复用器用于实现发射机设计的小面积和低功耗。多相多路复用器包括并联开漏非门。在子速率发射机的结构中，多相时钟信号之间的相位失配显着降低了抖动性能，因此尽管低功耗，仍然成为子速率发射机供应的严重障碍。正在开发出具有优异面积和功率效率的基于相位插值器的波形组合结构，用于解决不匹配问题。

10. 发明公开

KR1020130006935A 수신기 및 이의 동작 방법 无效
标题翻译：接收方及其方法
公开(公告)号：KR1020130006935A
公开(公告)日：2013-01-18
申请号：KR1020110062449
申请日：2011-06-27
申请人： 삼성전자주식회사
发明人： 락튜시킨안톤
IPC分类号： H04B1/10 , H04L27/26 , H04W56/00
CPC分类号： H04L27/2665 , H04L7/0332 , H04L27/2671 , H04L27/2675 , H04L27/2691
摘要： PURPOSE: A receiver and an operation method thereof are provided to select a proper FFT(Fast Fourier Transform) window start position and to select a proper FFT(Fast Fourier Transform) window start position. CONSTITUTION: A front end(110) converts a wireless frequency signal into a baseband signal. A beacon detector(210) generates an operation signal by performing a logic operation about the baseband signal. A course synchronization block(240) estimates a noise level of the operation signal. The course synchronization block calculates a course FFT window start position according to the estimation result. An FFT block(130) converts the base band signal into a frequency area signal.
摘要翻译：目的：提供一种接收机及其操作方法，以选择适当的FFT（快速傅立叶变换）窗口开始位置，并选择适当的FFT（快速傅里叶变换）窗口开始位置。构成：前端（110）将无线频率信号转换为基带信号。信标检测器（210）通过执行关于基带信号的逻辑运算来产生操作信号。课程同步块（240）估计操作信号的噪声电平。课程同步块根据估计结果计算课程FFT窗口开始位置。 FFT块（130）将基带信号转换成频域信号。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式