专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020110059885A 전압 클램프 无效
标题翻译：电压钳
公开(公告)号：KR1020110059885A
公开(公告)日：2011-06-07
申请号：KR1020117008914
申请日：2009-09-16
申请人： 퀄컴 인코포레이티드
发明人： 엘러식,윌리엄에프.
IPC分类号： H03F1/52 , H03F3/45 , H03G11/00
CPC分类号： H03F3/45188 , H03F1/523 , H03F3/45677 , H03F2200/426 , H03F2200/441 , H03F2200/453 , H03F2200/456 , H03F2200/462 , H03F2200/66 , H03F2203/45186 , H03F2203/45354 , H03F2203/45636 , H03F2203/45641 , H03F2203/45674 , H03G11/002 , H03G11/02
摘要： 활성 과전압 클램프 시스템은 입력 전압에 응답하여 제 1 전류를 제공하는 적어도 하나의 과전압 검출기를 포함한다. 또한, 시스템은 제 2 전류를 제공하는 레플리카 과전압 회로 및 차동 전류를 생성하기 위해 제 1 전류로부터 제 2 전류를 차감하는 회로를 포함한다. 또한, 시스템은 차동 전류에 응답하여 활성화되는 차동 클램프를 포함한다. 차동 클램프는 목표 전압 이상 입력 전압이 증가하는 것을 방지한다.

2. 发明公开

KR1020070004332A 게인 부스팅 연산 증폭기 无效
标题翻译：增益运算放大器
公开(公告)号：KR1020070004332A
公开(公告)日：2007-01-09
申请号：KR1020050059848
申请日：2005-07-04
申请人： 삼성전자주식회사
发明人： 김형태
IPC分类号： H03F3/45
CPC分类号： H03F3/45188 , H03F3/45273 , H03F3/45677
摘要： A gain boosting operational amplifier is provided to prevent a distortion phenomenon due to a parasitic capacitance component and to improve a gain of the operational amplifier at a high voltage. A differential input unit(110) outputs a differential current by receiving a differential voltage. A current addition unit(120) outputs an addition current by receiving the differential current. A gain boosting unit(140) increases a gain at a high voltage, and amplifies a voltage corresponding to the addition current with the gain. And an output unit(150) outputs the amplified voltage. The current addition unit is a current mirror circuit.
摘要翻译：提供增益运算放大器以防止由于寄生电容分量引起的失真现象并且提高运算放大器在高电压下的增益。差分输入单元（110）通过接收差分电压来输出差分电流。电流加法单元（120）通过接收差分电流输出相加电流。增益提升单元（140）增加高电压下的增益，并且以增益放大对应于相加电流的电压。并且输出单元（150）输出放大的电压。电流加法单元是电流镜电路。

3. 发明公开

KR1020090093352A 선형성이 향상된 차동 증폭 회로 有权
标题翻译：高线性差分放大电路
公开(公告)号：KR1020090093352A
公开(公告)日：2009-09-02
申请号：KR1020080018826
申请日：2008-02-29
申请人： 인티그런트 테크놀로지즈(주)
发明人： 김종식 , 한상원 , 신현철
IPC分类号： H03F3/45 , H03F1/32
CPC分类号： H03F3/45188 , H03F1/223 , H03F1/3205 , H03F1/3211 , H03F3/195 , H03F3/45201 , H03F3/45677 , H03F3/4569 , H03F2200/108 , H03F2200/451 , H03F2203/45008 , H03F2203/45362 , H03F2203/45392 , H03F2203/45464 , H03F2203/45496
摘要： A highly linear differential amplifying circuit is provided to improve the linearity at high output power by applying a resistive source degeneration structure to a conventional differential multiple-gated transistor. In a highly linear differential amplifying circuit, a differential amplification circuit comprises a differential amplifier(10) and a source attenuation resistive portion(20). The differential amplifier comprises a main part differential amplifier(120) and a secondary differential amplifier(110). The differential amplifier is formed as a differential pair to amplify the difference of two input signals. A supplementary differential amplifier is connected in parallel with the main differential amplifier, and a second differential coefficient of the transconductance of the second differential coefficient and a second differential coefficient of the transconductance of supplementary differential amplifier are offset. The second differential coefficient of the transconductance of the main differential amplifier has a negative value, and the second differential coefficient of the transconductance of the supplementary differential amplifier has a positive value.
摘要翻译：提供了一种高度线性的差分放大电路，通过将电阻源退化结构应用于传统的差分多门控晶体管来提高高输出功率下的线性度。在高度线性的差分放大电路中，差分放大电路包括差分放大器（10）和源极衰减电阻部分（20）。差分放大器包括主要部分差分放大器（120）和次级差分放大器（110）。差分放大器形成为差分对，以放大两个输入信号的差。辅助差分放大器与主差分放大器并联连接，第二微分系数的跨导的第二微分系数和补充差分放大器的跨导的第二微分系数被偏移。主差分放大器的跨导的第二微分系数为负值，补充差分放大器的跨导的第二微分系数为正值。

4. 发明授权

KR100955822B1 선형성이 향상된 차동 증폭 회로 有权
标题翻译：高线性差分放大电路
公开(公告)号：KR100955822B1
公开(公告)日：2010-05-06
申请号：KR1020080018826
申请日：2008-02-29
申请人： 인티그런트 테크놀로지즈(주)
发明人： 김종식 , 한상원 , 신현철
IPC分类号： H03F3/45 , H03F1/32
CPC分类号： H03F3/45188 , H03F1/223 , H03F1/3205 , H03F1/3211 , H03F3/195 , H03F3/45201 , H03F3/45677 , H03F3/4569 , H03F2200/108 , H03F2200/451 , H03F2203/45008 , H03F2203/45362 , H03F2203/45392 , H03F2203/45464 , H03F2203/45496
摘要： 본 발명은 선형성이 개선된 차동 증폭 회로에 관한 것이다. 본 발명에 따른 선형성이 개선된 차동 증폭 회로는 2개의 입력신호의 차를 증폭하도록 차동쌍을 이루는 주 차동 증폭부, 주 차동 증폭부와 병렬연결된 보조 차동 증폭부를 포함하고, 주 차동 증폭부의 트랜스컨덕턴스의 2차 미분계수와 보조 차동 증폭부의 트랜스컨덕턴스의 2차 미분계수는 서로 상쇄되는 차동 증폭부 및 외부의 제1 인덕턴스 성분과 주 차동 증폭부에 포함된 제1 주 트랜지스터의 소스 사이에 설치된 제1 소스 감쇄 저항, 외부의 제2 인덕턴스 성분과 주 차동 증폭부에 포함된 제2 주 트랜지스터의 소스 사이에 설치된 제2 소스 감쇄 저항, 보조 차동 증폭부에 포함된 제1 및 제2 보조 트랜지스터의 소스들의 공통 접속단과 제1 소스 감쇄 저항 사이에 설치된 제3 소스 감쇄 저항, 제1 및 제2 보조 트랜지스터의 소스들의 공통 접속단과 제2 소스 감쇄 저항 사이에 설치된 제4 소스 감쇄 저항을 포함하는 소스 감쇄 저항부를 포함한다. 본 발명에 따르면, 높은 출력전력 영역에서 치동 증폭 회로의 선형성이 향상되는 효과가 있다.
차동 증폭 회로, 선형성, 소스 감쇄 저항, 주 트랜지스터, 보조 트랜지스터

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式