专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100247900B1 프로그램변환장치 및 프로세서 失效
标题翻译：编译器和处理器
公开(公告)号：KR100247900B1
公开(公告)日：2000-03-15
申请号：KR1019960015311
申请日：1996-05-10
申请人： 파나소닉 주식회사
发明人： 타카야마슈이치 , 히가키노부오 , 토미나가노부키 , 미야지신야 , 우루시바라세이이치
IPC分类号： G06F9/45
CPC分类号： G06F8/447 , G06F8/4451 , G06F8/54
摘要： A program translating apparatus is composed of a translation unit 103 and a link unit 108. The translation unit 103 includes a determination unit 105 which detects the stack size to be needed for each subroutine included in a source program to be translated into a machine instruction sequence and the name of a register to be retrieved in the process of each subroutine. The determination unit 105 then stores the stack size and the name detected into a file together with the machine instruction sequence. The link unit 108 includes the following units: A branch instruction detection unit 109 detects a branch instruction from the machine instruction sequence when machine instruction sequences stored in different files are linked each other. A file detection unit 110 and an acquisition unit 111 retrieve the stack size and the register name from the file which has the branch target subroutine. A subroutine call instruction generation unit 112 replaces the branch instruction with an instruction which consequently executes a branch operation, a stack reservation, and register retrieval.

2. 发明公开

KR1020140096498A 파이프라인에서 블럭을 스케줄하는 컴파일 방법 및 장치 有权
标题翻译：用于在管道上调度块的装置和方法
公开(公告)号：KR1020140096498A
公开(公告)日：2014-08-06
申请号：KR1020130009058
申请日：2013-01-28
申请人： 삼성전자주식회사
发明人： 김태송
IPC分类号： G06F9/45 , G06F9/38
CPC分类号： G06F8/443 , G06F8/4451 , G06F9/3851 , G06F9/3867 , G06F9/45516 , G06F9/463
摘要： Disclosed are a compile method for scheduling a block in a pipeline and a device thereof. The compile method for scheduling the block in the pipeline comprises a step for profiling an access count for the block of control flow according to a program code; a step for determining the block in which an edge count included in the access count of an edge in the block exceeds a predetermined important limit value as an important block; and a step for scheduling the important block according to the access count in order that resister write-back conflict is prevented.
摘要翻译：公开了一种用于调度流水线中的块及其装置的编译方法。用于在流水线中调度块的编译方法包括根据程序代码对控制流块进行访问计数的分析的步骤; 用于确定包括在所述块中的边缘的访问计数中的边缘计数超过预定重要限制值的块作为重要块的步骤; 以及根据访问次数调度重要块的步骤，以防止回退冲突。

3. 发明公开

KR1020120068855A 분배형 프레디킷 예측을 제공하기 위한 방법, 시스템 및 컴퓨터 액세스가능한 매체 有权
标题翻译：用于提供分布式预测预测的方法，系统和计算机可访问介质
公开(公告)号：KR1020120068855A
公开(公告)日：2012-06-27
申请号：KR1020127005879
申请日：2010-06-11
申请人： 보드 오브 리전츠 오브 더 유니버시티 오브 텍사스 시스템
发明人： 버거더그 , 케클러스티븐더블유 , 에스메일자데하디
IPC分类号： G06F15/80 , G06F9/06 , G06F9/38
CPC分类号： G06F8/4451 , G06F9/3836 , G06F9/3842 , G06F9/3844
摘要： 분배형 멀티-코어 아키텍처에 대한 프레디킷 예측을 생성하기 위한 시스템, 방법 및 컴퓨터 액세스가능한 매체의 예들이 제공된다. 이러한 시스템, 방법 및 컴퓨터 액세스가능한 매체를 이용하면, 분기 명령들 상의 근사 프레디킷 경로 정보를 현명하게 인코딩하는 것이 가능하다. 이 정적으로 생성된 정보를 이용하면, 분배형 프레디킷 예측기들은, 코어들 간의 통신을 최소화하면서 고 신뢰의 프레디킷들의 정확한 예측을 용이하게 하는 동적 프레디킷 히스토리들을 생성할 수 있다.

4. 发明公开

KR1020150037951A 벡터처리중 데이터 요소들의 처리순서 제어 审中-实审
标题翻译：控制用于在矢量处理过程中处理数据元素的订单
公开(公告)号：KR1020150037951A
公开(公告)日：2015-04-08
申请号：KR1020157002617
申请日：2013-06-11
申请人： 에이알엠 리미티드
发明人： 라이드엘라스테어데이비드
IPC分类号： G06F9/30 , G06F9/45 , G06F9/38
CPC分类号： G06F9/30036 , G06F8/4451 , G06F9/30018 , G06F9/3838 , G06F9/384 , G06F9/4451
摘要： 각각복수의데이터요소를포함하는벡터들에관해연산을행하는벡터명령어들의스트림을처리하는데이터처리장치가개시되어있다. 이데이터처리장치는, 처리중인상기벡터들을기억하는복수의레지스터를갖는레지스터뱅크; 상기벡터명령어들의스트림을처리하는파이프라인식프로세서를구비하고, 상기파이프라인식프로세서는, 상기벡터명령어들의스트림에의해처리되고상기복수의레지스터에기억된상기벡터들에대한데이터의존성을검출하고, 레지스터데이터해저드가일어나지않게상기벡터명령어의실행의타이밍에관한제약을판정하도록구성된회로소자를구비하고, 상기레지스터데이터해저드는, 동일한레지스터에적어도하나의액세스가기록인 2개의액세스가, 상기명령어스트림에서앞서일어나는액세스가완료되기전에상기명령어스트림에서나중에일어나는액세스가시작하도록상기명령어스트림의순서와다른순서로생기는경우에, 일어난다. 상기파이프라인식프로세서는, 데이터의존성이식별되어있는벡터들내의상기데이터요소들중 적어도일부에대해상기벡터들에대해식별된상기데이터의존성이상기데이터요소들의상기적어도일부마다존재하는지를판정하여, 존재하지않는경우상기데이터요소를처리하는명령어의실행의타이밍에관한상기판정된제약을완화시키도록구성된데이터요소해저드판정회로소자를구비한다.

5. 发明授权

KR101364314B1 분배형 프레디킷 예측을 제공하기 위한 방법, 시스템 및 컴퓨터 액세스가능한 매체 有权
标题翻译：用于提供分布式预测预测的方法，系统和计算机可访问介质
公开(公告)号：KR101364314B1
公开(公告)日：2014-02-18
申请号：KR1020127005879
申请日：2010-06-11
申请人： 보드 오브 리전츠 오브 더 유니버시티 오브 텍사스 시스템
发明人： 버거더그 , 케클러스티븐더블유 , 에스메일자데하디
IPC分类号： G06F15/80 , G06F9/06 , G06F9/38
CPC分类号： G06F8/4451 , G06F9/3836 , G06F9/3842 , G06F9/3844
摘要： 분배형 멀티-코어 아키텍처에 대한 프레디킷 예측을 생성하기 위한 시스템, 방법 및 컴퓨터 액세스가능한 매체의 예들이 제공된다. 이러한 시스템, 방법 및 컴퓨터 액세스가능한 매체를 이용하면, 분기 명령들 상의 근사 프레디킷 경로 정보를 현명하게 인코딩하는 것이 가능하다. 이 정적으로 생성된 정보를 이용하면, 분배형 프레디킷 예측기들은, 코어들 간의 통신을 최소화하면서 고 신뢰의 프레디킷들의 정확한 예측을 용이하게 하는 동적 프레디킷 히스토리들을 생성할 수 있다.

6. 发明公开

KR1020150129327A 파이프라이닝된 소프트웨어의 동적 최적화 有权
标题翻译：管道软件动态优化
公开(公告)号：KR1020150129327A
公开(公告)日：2015-11-19
申请号：KR1020157029052
申请日：2013-05-30
申请人： 인텔 코포레이션
发明人： 박,현철 , 롱,홍보 , 우,유펭
IPC分类号： G06F9/45
CPC分类号： G06F8/4452 , G06F8/441 , G06F8/443 , G06F8/4451 , G06F9/3836 , G06F9/384 , G06F9/3863
摘要： 일실시예에서, 시스템은 S개스테이지들을포함하는루프의연산들을실행하는적어도하나의코어를포함하는프로세서를포함한다. 이러한시스템은또한루프의제1 변수와관련된대응레지스터의수명을증가시키고레지스터의내용들의저장을지연시키는지연스테이지를루프에추가하는스테이지삽입수단을포함한다. 이러한시스템은또한 DRAM(Dynamic Random Access Memory)를포함한다. 기타실시예들이설명되고청구된다.
摘要翻译：在一个实施例中，系统包括处理器，其包括至少一个核，以执行包括S级的循环的操作。该系统还包括阶段插入装置，用于向环路增加延迟级，以增加与循环的第一变量相关联的相应寄存器的寿命并延迟存储寄存器的内容。该系统还包括动态随机存取存储器（DRAM）。描述和要求保护其他实施例。

7. 发明授权

KR100576794B1 술어 실행을 정적 예측실행으로 변환하기 위한 범용 및효율적 방법 및 장치 失效
标题翻译：一种有效的方法和装置，用于将预测执行转换为静态参数
公开(公告)号：KR100576794B1
公开(公告)日：2006-05-10
申请号：KR1020020007089
申请日：2002-02-07
申请人： 오라클 아메리카, 인크.
发明人： 박조셉씨.에이치.
IPC分类号： G06F9/38
CPC分类号： G06F8/4451
摘要： 술어 코드를 최적화하기 위한 확장 가능한 규칙-기반 기법을 포함하는 방법과 장치가 개시되어 있다. 상기 기법은 추상적 내부 표현을 이프-변환시키고 이프-변환을 기계표현으로 매핑시키는 것이 포함되어 있다. 상기 기법은, 매핑된 이프-변환으로부터 술어를 제거하는 것을 포함할 수 있다. 술어를 제거하는 것은 해석에 의하여 명령어를 정의하는 술어를 제거하는 것; 예측에 의하여 세이프 명령어의 방어 술어를 제거하는 것; 보상에 의하여 언세이프 명령어의 방어 술어를 제거하는 것; 그리고 역 이프-변환에 의하여 부적당한 명령어의 방어 술어를 제거하는 것을 포함할 수 있다. 상기 기법은 기계표현을 최적화하는 것을 포함할 수 있다.
술어 코드, 이프-변환, 명령어

8. 发明授权

KR101711388B1 파이프라인에서 블럭을 스케줄하는 컴파일 방법 및 장치 有权
标题翻译：用于在管道上调度块的装置和方法
公开(公告)号：KR101711388B1
公开(公告)日：2017-03-02
申请号：KR1020130009058
申请日：2013-01-28
申请人： 삼성전자주식회사
发明人： 김태송
IPC分类号： G06F9/45 , G06F9/38
CPC分类号： G06F8/443 , G06F8/4451
摘要： 파이프라인에서블럭을스케줄하는컴파일방법및 장치가개시된다. 파이프라인에서블럭을스케줄하는컴파일방법은프로그램코드에따른제어흐름(control flow)의블럭(block)에대한억세스카운트(access count)를프로파일(profile)하는단계, 블럭으로들어오는엣지의억세스카운트에포함되는엣지카운트(edge count)가미리정해진중요한계치(important limit) 이상인블럭을중요블럭으로판단하는단계및 레지스터라이트백컨플릭트(register write-back conflict)가방지되도록중요블럭을억세스카운트에따라스케줄하는단계를포함한다.
摘要翻译：提供了一种用于在流水线中调度块的编译方法和装置。用于调度流水线中的块的编译方法可以包括：使用处理器对程序代码的控制流中的块的访问计数进行分析，确定块是重要块，响应于边缘计数进入块的边沿大于或等于预定值，边缘计数被包括在块的访问计数中，并且基于访问计数调度重要块以防止寄存器回写冲突。

9. 发明授权

KR101697038B1 파이프라이닝된 소프트웨어의 동적 최적화 有权
标题翻译：管道软件动态优化
公开(公告)号：KR101697038B1
公开(公告)日：2017-01-16
申请号：KR1020157029052
申请日：2013-05-30
申请人： 인텔 코포레이션
发明人： 박,현철 , 롱,홍보 , 우,유펭
IPC分类号： G06F9/45
CPC分类号： G06F8/4452 , G06F8/441 , G06F8/443 , G06F8/4451 , G06F9/3836 , G06F9/384 , G06F9/3863
摘要： 일실시예에서, 시스템은 S개스테이지들을포함하는루프의연산들을실행하는적어도하나의코어를포함하는프로세서를포함한다. 이러한시스템은또한루프의제1 변수와관련된대응레지스터의수명을증가시키고레지스터의내용들의저장을지연시키는지연스테이지를루프에추가하는스테이지삽입수단을포함한다. 이러한시스템은또한 DRAM(Dynamic Random Access Memory)를포함한다. 기타실시예들이설명되고청구된다.
摘要翻译：在一个实施例中，系统包括处理器，其包括至少一个核，以执行包括S级的循环的操作。该系统还包括阶段插入装置，用于向环路增加延迟级，以增加与循环的第一变量相关联的相应寄存器的寿命并延迟存储寄存器的内容。该系统还包括动态随机存取存储器（DRAM）。描述和要求保护其他实施例。

10. 发明公开

KR1020020065864A 술어 실행을 정적 예측실행으로 변환하기 위한 범용 및효율적 방법 및 장치 失效
标题翻译：将预测执行转换为静态参数的装置和方法
公开(公告)号：KR1020020065864A
公开(公告)日：2002-08-14
申请号：KR1020020007089
申请日：2002-02-07
申请人： 오라클 아메리카, 인크.
发明人： 박조셉씨.에이치.
IPC分类号： G06F9/38
CPC分类号： G06F8/4451
摘要： PURPOSE: A device and a method for transforming predicated execution to static speculation are provided to optimize predicated code. CONSTITUTION: First, the predicate defining instructions are eliminated by interpretation(54). Then, guarding predicates of safe instructions are eliminated by speculation(56) and guarding predicates of unsafe instructions are eliminated by compensation(58). Finally, guarding predicates of unsuitable instructions are eliminated by reverse if-conversion(60). After the predicate eliminations have been made, the resulting MIR is improved by applying specially designed transformations(62). In one or more embodiments, the discussed process converts predicated execution to static speculation without explicit predicate hardware. As mentioned earlier, predicated execution(PE) is a key feature of modern microprocessor architecture emphasizing instruction -level parallelism. As such, PE on guarded(predicated) architecture has been studied by many as a hardware-software combined technique for eliminating branching, i.e., if-conversion. The performance is gained in several ways, ranging from software -pipeline of loop s with control dependence to selective elimination of mispredicting branch instructions.
摘要翻译：目的：提供一种用于将预测执行转换为静态推测的设备和方法，以优化预定义代码。规定：首先，解释（54）消除了定义说明的谓词。然后，通过猜测（56）消除安全指令的守卫谓词，并通过补偿消除不安全指令的守卫谓词（58）。最后，通过反转换（60）消除不合适指令的守卫谓词。在进行谓词消除之后，通过应用特别设计的转换（62）来改进所得到的MIR。在一个或多个实施例中，所讨论的过程将预测的执行转换为静态推测而没有明确的谓词硬件。如前所述，预测执行（PE）是强调指令级并行性的现代微处理器架构的关键特征。因此，许多保护（预测）架构的PE已经被研究为用于消除分支，即if转换的硬件 - 软件组合技术。性能以几种方式获得，从软件 - 环路控制与控制依赖关系到选择性消除误预测分支指令。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式