专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100532743B1 하드웨어량을삭감한프로세서및명령의종류를삭감하는명령변환장치 失效
标题翻译：使用较少硬件和指令转换装置的处理器减少指令类型的数量
公开(公告)号：KR100532743B1
公开(公告)日：2006-01-27
申请号：KR1019980035358
申请日：1998-08-29
申请人： 파나소닉 주식회사
发明人： 다카야마슈이치 , 오다니겐스케 , 다나카아키라 , 히가키노부오 , 스즈키마사토 , 다나카데쓰야 , 헤이시다케토 , 미야지신야
IPC分类号： G06F9/38
摘要： 명령열을 해독하고 명령을 실행하는 프로세서에 있어서, 소정의 명령이 실행되었을 때에 그 실행결과의 하나의 상태를 보유하는 상태 보유수단과, 당해 프로세서의 명령세트에 할당된 명령에 대응하는 명령으로 구성된 명령열을 입수하는 입수수단을 구비하며, 상기 명령세트의 일부에는 1종류 이상의 조건부 명령이 할당되고, 조건부 명령은 상태조건과 연산코드를 포함하는 명령으로, 상태조건은 하나 이상의 상태를 특정하며, 동일 연산코드를 포함하는 조건부 명령에 있어서, 서로 배타의 관계에 있는 제 1 상태조건과 제 2 상태조건 중 제 1 상태조건을 포함하는 제 1 조건부 명령은 명령세트의 일부에 할당되고 있고, 제 2 상태조건을 포함하는 제 2 조건부 명령은 명령세트에 할당되어 있지 않고,
상기 명령세트에 할당된 명령을 해독가능하고, 상기 입수수단이 입수한 명령열을 1명령씩 해독하며, 제 1 조건부 명령의 해독에 즈음하여 그 제 1 조건부 명령이 포함하는 제 1 상태조건과 연산코드를 해독하는 해독수단과, 상기 상태 보유수단이 유지하는 상태가 상기 해독수단이 해독한 제 1 상태조건이 특정하는 상태에 포함되는지의 여부를 판정하는 판정수단과, 상기 판정수단이 포함된다고 판정된 경우에만 상기 해독수단이 해독한 연산코드가 나타내는 연산을 실행하는 실행수단을 구비한다.

2. 发明授权

KR100471794B1 가변파이프라인단수의데이터처리장치 失效
标题翻译：具有可变数量的管道段的数据处理器
公开(公告)号：KR100471794B1
公开(公告)日：2005-05-16
申请号：KR1019970011067
申请日：1997-03-28
申请人： 파나소닉 주식회사
发明人： 스즈키마사토 , 모리카와도루 , 히가키노부오 , 미야지신야
IPC分类号： G06F9/38
摘要： 본 발명의 데이터 처리 장치는 파이프라인 단수가 n단과 n보다 큰 m단으로 가변하고, n단 또는 m단 중 어느 하나의 단수에서 명령을 파이프라인 처리하는 처리수단과, 처리 수단의 파이프라인 단수를 전화하는 전환 수단을 포함하고, 상기 전환 수단은 제 1 동작 환경에 있는 경우에는 처리 수단을 n단에서 실행시키고, 제 2 동작 환경에 있는 경우에는 처리 수단을 m단에서 실행시키는 구성이다. 상기 제 1 동작 환경에 있는지 제 2 동작 환경에 있는지는 데이터 처리 장치에 공급되는 동작 클록의 주파수와, 데이터 처리 장치에 공급되는 전원 전압 중 어느 하나에 따라 구별된다. 따라서 용도에 따라 고속 클록을 사용하거나 저속 클록을 사용할 때도 적합한 처리 능력을 발휘하는 비용 성능이 좋은 데이터 처리 장치를 제공할 수 있다.

3. 发明公开

KR1019960042340A 프로그램변환장치 및 프로세서 失效
标题翻译：程序转换设备和处理器
公开(公告)号：KR1019960042340A
公开(公告)日：1996-12-21
申请号：KR1019960015311
申请日：1996-05-10
申请人： 파나소닉 주식회사
发明人： 타카야마슈이치 , 히가키노부오 , 토미나가노부키 , 미야지신야 , 우루시바라세이이치
IPC分类号： G06F9/45
摘要： 본 발명은, 서브루틴을 호출하는 명령과 호출되는 서브루틴이 다른 파일에 배치되어 있는 소오스프로그램이라 하더라도, 이 파이프라인의 흐트러짐을 발생하는 일없이 서브루틴을 호출할 수 잇는 실행오브젝트를 생성하는 프로그램변환장치 및 그 실행오브젝트를 실행하는 프로세서를 제공하는 것을 목적으로 하며, 그 구성에 있어서, 소오스프로그램이 부여되면, 기계어명령 열로 번역하는 동시에, 프로그램중의 서브루틴에 대해서, 각 서브루틴마다 필요하게 되는 스택사이즈와 퇴피해야할 레지스터명을 검출해서 기계어명령열과 함께 파일에 격납해둔다. 복수파일에 격납된 기계어명령을 연결할때에, 번역시에 격납해둔 스택과 레지스터에 관한 정보를 판독한다. 그 정보에 의거해서, 기계어명령열중에서 사용되고 있는 서브루틴으로의 분기명령을, 서브루틴으로의 분기와 레지스터의 퇴피와 스택의 확보를 일련으로 실행하는 서브루틴콜명령으로 치환하는 것을 특징으로 한다.

4. 发明授权

KR100413651B1 복수레지스터의데이터전송을워드길이가짧은명령으로실현하는정보처리장치및그정보처리방법 失效
公开(公告)号：KR100413651B1
公开(公告)日：2004-05-20
申请号：KR1019960041278
申请日：1996-09-20
申请人： 파나소닉 주식회사
发明人： 히가키노부오 , 도미나가노부키 , 미야지신야 , 다카야마슈이치
IPC分类号： G06F13/00
CPC分类号： G06F9/30043 , G06F9/30138 , G06F9/3016
摘要： An information processing apparatus for executing a program, the apparatus including: a register set made up of a plurality of registers; a decoding unit for decoding machine language instructions in the program and extracting a selected instruction which indicates data transfer between a plurality of registers designated by a first operand, which is made up of a single field of at least one bit which shows whether an individual register out of the register set is designated and a group field which shows whether a plurality of other registers out of the register set are designated as a group, and consecutive addresses of memory designated by a second operand as an effective address of memory; a determining unit for determining whether each bit in the single field and group field of the first operand of the extracted machine language instruction is valid; a first generating unit for generating a register number for a register corresponding to a bit determined as being valid in the single field; a second generating unit for generating in order a register number of each register to which the group field relates, when a bit in the group field has been determined as being valid; and a transferring unit for executing data transfer between consecutive memory areas starting from the effective address and registers identified by the register numbers generated by the first generating unit and the second generating unit.
摘要翻译：一种用于执行程序的信息处理设备，该设备包括：由多个寄存器组成的寄存器组; 解码单元，用于对程序中的机器语言指令进行解码，并提取指示由第一操作数指定的多个寄存器之间的数据传送的选定指令，该第一操作数由至少一个位的单个字段组成，该字段显示个体寄存器指定所述寄存器组之外的一个组字段，所述组字段表示所述寄存器组之外的多个其他寄存器是否被指定为一组，以及由第二操作数指定的存储器的连续地址是否是存储器的有效地址; 确定单元，用于确定提取的机器语言指令的第一操作数的单个字段和组字段中的每个位是否有效; 第一产生单元，用于产生对应于在单个场中被确定为有效的比特的寄存器的寄存器号; 第二生成单元，用于当组字段中的比特被确定为有效时，依次生成组字段相关的每个寄存器的寄存器编号; 以及传送单元，用于执行从有效地址开始的连续存储区域与由第一生成单元和第二生成单元生成的寄存器编号标识的寄存器之间的数据传送。

5. 发明授权

KR100253655B1 프로세서및번역장치 失效
标题翻译：用于高速加工鞋子的编译器和处理器
公开(公告)号：KR100253655B1
公开(公告)日：2000-04-15
申请号：KR1019960015748
申请日：1996-05-13
申请人： 파나소닉 주식회사
发明人： 타카야마슈이치 , 히가키노부오 , 토미나가노부키 , 미야지신야
IPC分类号： G06F9/45
CPC分类号： G06F9/3804 , G06F8/447 , G06F9/325
摘要： 본 발명은 프로그램중의 루프처리의 반복을 파이프라인의 혼란을 발생하지 않고 고속으로 실행하는 프로세서 및 그를 위한 프로그램번역장치를 제공하는 것을 목적으로 하며, 그 구성에 있어서, 프로세서(107)의 내부에 루프처리의 선두어드레스나 선두명령등의 분기처정보를 기억하는 분기처정보기억부(114)를 가진다. 명령이 분기처정보등록명령일 경우에는, 분기처정보등록부(111)에 의해, 분기처정보가 분기처정보기억부(114)에 등록된다. 또, 명령이 루프전용분기명령일 경우에는, 분기실행부(113)에 의해 루프처리를 반복해야 할지의 여부가 판단되고, 루프처리를 반복할때에는 분기처정보기억수단에 등록되어 있던 분기처정보가 판독되고, 명령해독부(109)등에 전송되어 실행된다. 또, 명령이 분기처정보소거명령일경우에는, 분기처정보소거부(112)에 의해 분기처정보기억부(114)에 등록되어 있던 분기처정보는 소거되는 것을 특징으로 한것이다.

6. 发明公开

KR1019960042424A 프로세서 및 프로그램 번역장치 失效
标题翻译：处理器和程序翻译器
公开(公告)号：KR1019960042424A
公开(公告)日：1996-12-21
申请号：KR1019960015674
申请日：1996-05-11
申请人： 파나소닉 주식회사
发明人： 야마모토카즈시 , 타카야마슈이치 , 히가키노브오 , 토미나가노부키 , 미야지신야
IPC分类号： G06F9/45
摘要： 본 발명은 함수호출명령때의 복귀번지의 퇴피선을, 연산용으로 레지스터에 의해 대응하는 플로세서와, 그 대용에 호적한 어셈블러프로그램을 생성하는 프로그램번역장치를 제공하는 것을 목적으로한 것이며, 그 구성에 있어서, 프로그램의 번역에 의해서 생성된 어셈블러프로그램으로부터 그 내부에 함수호출명령이 존재하지 않고, 또 그 내부에 복귀번지연산겸용레지스터(56)의 값의 변경이 없는 함수를 검출한다. 검출 후, 검출한 함수의 종료부분에 특수복귀명령을 출력한다. 이와같이해서, 특수복귀명령이 짜넣어진 어셈블러프로그램을 플로세서는 실행하나, 플로세서는 함수호출명령을 실행함에 있어서, 함수의 복귀번지를 스택과 동시에, 복귀번지연산겸용 레지스터(56)에 격납한다. 그리고 특수복귀명령을 인출했을 때, 스택을 액세스하지 않고, 복귀번지값전용유지레지스터로부터 복귀번지를 인출하므로서 상태복귀를 행하는 것을 특징으로한 것이다.

7. 发明授权

KR100247899B1 프로세서 및 프로그램 번역장치 失效
标题翻译：处理器和程序解释装置
公开(公告)号：KR100247899B1
公开(公告)日：2000-03-15
申请号：KR1019960015674
申请日：1996-05-11
申请人： 파나소닉 주식회사
发明人： 야마모토카즈시 , 타카야마슈이치 , 히가키노브오 , 토미나가노부키 , 미야지신야
IPC分类号： G06F9/45
CPC分类号： G06F9/3806 , G06F8/447 , G06F9/30054 , G06F9/30101 , G06F9/4486
摘要： A processor detects a function which includes no function call instruction and no update of the return address/calculation register from an assembler program. After the detection, the processor outputs a special return address to the end of the function detected, and executes the assembler program. The processor stores a return address not only on the stack but in the return address/calculation register. When the special return instruction has been fetched, the return address is moved from the return address/calculation register without accessing to the stack.

8. 发明授权

KR100235397B1 정보처리장치 失效
标题翻译：信息处理单元
公开(公告)号：KR100235397B1
公开(公告)日：1999-12-15
申请号：KR1019960013275
申请日：1996-04-27
申请人： 파나소닉 주식회사
发明人： 모리카와토오루 , 히가키노부오 , 미야지신야
IPC分类号： G06F3/00
CPC分类号： G06F9/3877 , G06F9/3885
摘要： 본 발명은 확장연산기가 프로세서의 범용레지스터의 데이터를 소스, 수신처로 하는 확장연산명령을 행하는 경우에 실행시간이 증대하지 않는 정보처리장치를 제공하는 것을 목적으로 한 것이며, 그 구성에 있어서, 프로세서(101)는 확장연산기(102)용 확장연산명령을 해독하고, 필요한 오퍼랜드데이터를 범용레지스터(106)로부터 데이터처리부입력버스(124)를 개재해서 공급한다. 확장연산기(102)는 공급된 오퍼랜드데이터를 사용해서 확장연산을 실행하고, 연산결과를 데이터처리부출력버스(125)를 개재해서 프로세서(101)에 보낸다. 프로세서(101)에서는 보내진 데이터를 범용레지스터(106)에 되기록한다. 이에 의해 실행시간을 단축할 수 있는 것을 특징으로 한 것이다.

9. 发明公开

KR1019970066864A 가변파이프라인단수의데이터처리장치 失效
标题翻译：变量流水线数据处理单元
公开(公告)号：KR1019970066864A
公开(公告)日：1997-10-13
申请号：KR1019970011067
申请日：1997-03-28
申请人： 파나소닉 주식회사
发明人： 스즈키마사토 , 모리카와도루 , 히가키노부오 , 미야지신야
IPC分类号： G06F9/38
摘要： 본 발명의 데이터 처리 장치는 파이프 라인 단수가 n단과 n보다 큰 m단으로 가변하고, n단 또는 m단 중 어느 하나의 단수에서 명령을 파이프 라인 처리하는 처리수단과, 처리 수단의 파이프 라인 단수를 전환하는 전환 수단을 포함하고, 상기 전환 수단은 제1동작 환경에 있는 경우에는 처리 수단을 n단에서 실행시키고, 제2동작 환경에 있는 경우에는 처리 수단을 m단에서 실행시키는 구성이다. 상기 제1동작 환경에 있는지 제2동작 환경에 있는지는 데이터 처리 장치에 공급되는 동작 클록의 주파수와, 데이터 처리 장치에 공급되는 전원 전압 중 어느 하나에 따라 구별된다. 따라서 용도에 따라 고속 클록을 사용하거나 저속 클록을 사용할 때도 적합한 처리 능력을 발휘하는 비용 성능이 좋은 데이터 처리 장치를 제공할 수 있다.

10. 发明公开

KR1019960038572A 정보처리장치 失效
公开(公告)号：KR1019960038572A
公开(公告)日：1996-11-21
申请号：KR1019960013275
申请日：1996-04-27
申请人： 파나소닉 주식회사
发明人： 모리카와토오루 , 히가키노부오 , 미야지신야
IPC分类号： G06F3/00
摘要： 본 발명은 확장연산기가 프로세서의 범용레지스터의 데이터를 소스, 수신처로 하는 확장연산명령을 행하는 경우에 실행시간이 증대하지 않는 정보처리장치를 제공하는 것을 목적으로 한 것이며, 그 구성에 있어서, 프로세서(101)는 확장연산기(102)용 확장연산명령을 해독하고, 필요한 오퍼랜드데이터를 범용레지스터(106)로부터 데이터처리부입력버스(124)를 개재해서 공급한다. 확장연산기(102)는 공급된 오퍼랜드데이터를 사용해서 확장연산을 실행하고, 연산결과를 데이터처리부출력버스(125)를 개재해서 프로세서(101)에 보낸다. 프로세서(101)에서는 보내진 데이타을 범용레지스터(106)에 되기로 한다. 이에 의해 실행시간을 단출할 수 있는 것을 특징으로 한 것이다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式