专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020060125542A 반도체 장치 및 데이터 처리 시스템 有权
标题翻译：半导体器件和数据处理系统
公开(公告)号：KR1020060125542A
公开(公告)日：2006-12-06
申请号：KR1020060048739
申请日：2006-05-30
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 사까마끼고로우 , 아즈마유리
IPC分类号： G06F13/14 , G06F12/04 , G06F13/16
CPC分类号： G09G5/39 , G06F7/768 , G06F9/4806 , G06F13/10 , G06F13/102 , G06F13/20 , G06F13/4013 , G06F13/4022 , G06F13/4063 , G06F13/4221 , G09G3/2096 , G09G3/36 , G09G3/3648 , G09G3/3674 , G09G2310/08 , G09G2360/10
摘要： A semiconductor device and a data processing system are provided to precisely switch endian from the outside even if the endian of a parallel interface is not recognized at the outside and enable a host device to fit the endian of a peripheral device to the endian of the host even if the host does not recognize the endian of the host device. A switching circuit(36) switches whether a big endian is applied to the parallel interface for the outside or a little endian is applied. The first register(35) stores control data of the switching circuit. The switching circuit applies the little endian to the parallel interface when the first control information is supplied. The first control information generates no change in a value of a specific bit position even if an upper part of the register is replaced with a lower part. The switching circuit applies the big endian to the parallel interface when the second control information is supplied. The second control information generates no change in the value of the specific bit position even if the upper part of the register is replaced with the lower part.
摘要翻译：提供了一种半导体器件和数据处理系统，以便即使在外部不识别并行接口的端头，也能够使主机设备将外围设备的末端装配到主机端点即使主机无法识别主机设备的端序。开关电路（36）切换是否将大端子施加到用于外部的并行接口或者施加小端。第一寄存器（35）存储开关电路的控制数据。当提供第一控制信息时，开关电路将小端子应用于并行接口。即使用下部替换寄存器的上部，第一控制信息也不产生特定位位置的值的变化。当提供第二控制信息时，开关电路将大端子应用于并行接口。即使寄存器的上部被下部替换，第二控制信息也不会产生特定位位置的值的变化。

2. 发明授权

KR101329850B1 반도체 장치 및 데이터 처리 시스템 有权
标题翻译：半导体器件和数据处理系统
公开(公告)号：KR101329850B1
公开(公告)日：2013-11-14
申请号：KR1020120153427
申请日：2012-12-26
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 사까마끼고로우 , 아즈마유리
IPC分类号： G06F9/06 , G06F13/14 , G06F9/38
CPC分类号： G09G5/39 , G06F7/768 , G06F9/4806 , G06F13/10 , G06F13/102 , G06F13/20 , G06F13/4013 , G06F13/4022 , G06F13/4063 , G06F13/4221 , G09G3/2096 , G09G3/36 , G09G3/3648 , G09G3/3674 , G09G2310/08 , G09G2360/10
摘要： 패럴렐 인터페이스의 엔디안이 외부에서 인식되지 않아도 외부로부터 바르게 엔디안의 절환을 행할 수 있는 반도체 장치를 제공한다. 반도체 장치는 절환 회로(36)와 제1 레지스터(35)를 갖는다. 절환 회로는, 외부와의 패럴렐 인터페이스를 빅 엔디안으로 할지 리틀 엔디안으로 할지를 절환한다. 제1 레지스터는 절환 회로의 제어 데이터를 보유한다. 절환 회로는 제1 레지스터에 상위와 하위가 교체되더라도 특정 비트 위치의 값에 변화가 없는 소정의 제1 제어 정보가 공급되었을 때 패럴렐 인터페이스를 리틀 엔디안으로 하고, 제 1 레지스터에 상위와 하위가 교체되더라도 특정 비트 위치의 값에 변화가 없는 소정의 제2 제어 정보가 공급되었을 때 상기 패럴렐 인터페이스를 빅 엔디안으로 한다. 엔디안 설정 상태가 어떠하더라도 제어 정보의 입력에 관해서는 그 영향을 받지 않는다.

3. 发明公开

KR1020100088198A ＡＬＥ 기반 ＲＦＩＤ 미들웨어에서 ＫＫＲ 코드변환 방법 및 시스템 无效
标题翻译：代码转换方法和系统
公开(公告)号：KR1020100088198A
公开(公告)日：2010-08-09
申请号：KR1020090007247
申请日：2009-01-30
申请人： 제주대학교 산학협력단 , 자바정보기술 주식회사
发明人： 변영철 , 박상열 , 노영식 , 양문석 , 변지웅 , 차지윤
IPC分类号： G06F7/76 , G06F9/44 , G06F9/00
CPC分类号： G06F7/768 , G06F8/443 , G06F8/53 , G06F9/44521 , G06F9/45516
摘要： PURPOSE: A code conversion method and a system thereof are provided to process KKR code data in an existing ALE (Application Level Events) middleware, thereby building RFID network without using an EPC code of a relatively high cost. CONSTITUTION: A first reader unit(110) reads information of a first tag unit(100). A second reader unit(130) reads out information of a second tag unit(120). A code conversion module unit(140) receives EPC(Electronic Product Code) code data of the first reader unit and ISO(International Standardization Organization)/IEC(International Electrotechnical Commission) code data of the second reader unit. The code conversion module unit performs code conversion of the received data. A middleware unit(150) changes the converted code data into URN(Uniform Resource Name).
摘要翻译：目的：提供代码转换方法及其系统来处理现有ALE（应用级事件）中间件中的KKR代码数据，从而构建RFID网络，而不使用相对较高成本的EPC代码。构成：第一读取器单元（110）读取第一标签单元（100）的信息。第二读取器单元（130）读出第二标签单元（120）的信息。代码转换模块单元（140）接收第二读取器单元的EPC（电子产品代码）代码数据和第二读取器单元的ISO（国际标准化组织）/ IEC（国际电工委员会）代码数据。代码转换模块单元执行接收数据的代码转换。中间件单元（150）将转换的代码数据更改为URN（统一资源名称）。

4. 发明公开

KR1020150033167A 평균 연산 장치 및 방법 审中-实审
标题翻译：平均操作设备和方法
公开(公告)号：KR1020150033167A
公开(公告)日：2015-04-01
申请号：KR1020130112807
申请日：2013-09-23
申请人： 삼성전기주식회사
发明人： 권태현 , 이현석 , 김현준 , 김강주 , 박타준
IPC分类号： G06F7/00
CPC分类号： G06F9/30134 , G06F7/768 , G06F17/10
摘要： 본발명은평균연산장치및 방법에관한것으로, 본발명의평균연산장치는입력되는데이터프레임을저장하는메모리부; 상기입력되는데이터프레임을로드하여, 평균을취하도록선택된특정데이터개수를카운트하는연산부; 상기평균을취하도록선택된특정데이터를순방향및 역방향으로순차적으로저장하고, 상기순방향으로저장된누적값을상기역방향으로저장된누적값과합산하는가산부; 및상기합산된데이터를연산하여평균값을산출하는쉬프트부를포함할수 있다.
摘要翻译：本发明涉及平均操作装置和方法。本发明的平均操作装置包括存储输入的数据帧的存储单元; 计算单元，其加载输入的数据帧并计数所选择的特定数据的数量以获得平均值; 一个加法单元，它将所选择的特定数据顺序地存储在前后方向上，并且相加存储在正向方向上的累加值和累积值存储在反向方向上; 以及移位单元，其计算所添加的数据并获得平均值。

5. 发明授权

KR101334860B1 고속 회전 연산들을 수행하기 위한 시스템 및 방법 有权
标题翻译：执行快速旋转操作的系统和方法
公开(公告)号：KR101334860B1
公开(公告)日：2013-12-02
申请号：KR1020117002010
申请日：2009-06-17
申请人： 퀄컴 인코포레이티드
发明人： 크리티바산,샨카르 , 플론드케,에리히,제임스 , 코드레스쿠,루시안 , 젱,마오 , 구르스키,레미,조나단
IPC分类号： G06F7/00 , G06F17/16
CPC分类号： G06F9/30032 , G06F7/48 , G06F7/49921 , G06F7/768
摘要： 고속 회전 연산들을 수행하기 위한 시스템들 및 방법들이 개시된다. 특정 실시예에서, 방법은 단일 명령을 실행하는 단계를 포함한다. 이 방법은 제 1 좌표 및 제 2 좌표를 나타내는 제 1 데이터를 수신하는 단계, 한 세트의 90도 배수들로부터 선택된 제 1 회전 값을 나타내는 제 1 제어 값을 수신하는 단계, 및 상기 제 1 회전 값에 의해 회전된 제 1 데이터에 대응하는 출력 데이터를 기록하는 단계를 포함한다.

6. 发明授权

KR101269781B1 반도체 장치 및 데이터 처리 시스템 有权
标题翻译：半导体器件和数据处理系统
公开(公告)号：KR101269781B1
公开(公告)日：2013-05-30
申请号：KR1020060048739
申请日：2006-05-30
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 사까마끼고로우 , 아즈마유리
IPC分类号： G06F13/14 , G06F12/04 , G06F13/16
CPC分类号： G09G5/39 , G06F7/768 , G06F9/4806 , G06F13/10 , G06F13/102 , G06F13/20 , G06F13/4013 , G06F13/4022 , G06F13/4063 , G06F13/4221 , G09G3/2096 , G09G3/36 , G09G3/3648 , G09G3/3674 , G09G2310/08 , G09G2360/10
摘要： 패럴렐인터페이스의엔디안이외부에서인식되지않아도외부로부터바르게엔디안의절환을행할수 있는반도체장치를제공한다. 반도체장치는절환회로(36)와제1 레지스터(35)를갖는다. 절환회로는, 외부와의패럴렐인터페이스를빅 엔디안으로할지리틀엔디안으로할지를절환한다. 제1 레지스터는절환회로의제어데이터를보유한다. 절환회로는제1 레지스터에상위와하위가교체되더라도특정비트위치의값에변화가없는소정의제1 제어정보가공급되었을때 패럴렐인터페이스를리틀엔디안으로하고, 제 1 레지스터에상위와하위가교체되더라도특정비트위치의값에변화가없는소정의제2 제어정보가공급되었을때 상기패럴렐인터페이스를빅 엔디안으로한다. 엔디안설정상태가어떠하더라도제어정보의입력에관해서는그 영향을받지않는다.
摘要翻译：本发明是提供一种半导体装置，即使在外部不识别到并行接口的端面，也能够正确地切换外部的端子。半导体器件包括开关电路和第一寄存器。开关电路是否将与外部的并行接口用作大端或小端。第一寄存器保存开关电路的控制数据。当第一预定控制信息（即使其高位和低位比特位置被转置时在特定比特位置的值不变）的第一预定控制信息被提供给第一寄存器时，切换电路将并行接口视为小端，并且将并行接口视为大端，当第二预定控制信息（即，即使其高位和低位比特位置被转置在特定比特位置的值中也不变）时被提供给第一寄存器。无论端点设置状态如何，控制信息都可以正确输入，而不受端序设置状态的影响。

7. 发明公开

KR20090033674A DIGIT REVERSING APPARATUS FOR FIXED-LENGTH AND VARIABLE-LENGTH RADIX-4 FFT 无效
标题翻译：固定长度和可变长度RADIX-4 FFT的数字反转装置
公开(公告)号：KR20090033674A
公开(公告)日：2009-04-06
申请号：KR20070098828
申请日：2007-10-01
申请人： KOREA ELECTRONICS TELECOMM , KYUNGPOOK NAT UNIV IND ACAD
发明人： OCK SEUNG HO , MOON BYUNG IN , KIM CHANG SUN , CHA JIN JONG , YOON BYOUNG JIN
IPC分类号： H03K23/00
CPC分类号： G06F7/768 , G06F17/142 , H03K21/026
摘要： A digit revering apparatus for the fixed length and variable length radix-4 fast fourier transform is provided to minimizes a digit reversing speed and a hardware area by performing the high data reversing by the simple hardware even though the size of the fast fourier transform is increased. A first counter module(100) generates an upper 2 bit address in response to a first clock signal. A first clock selector(300) selectively outputs a first clock signal to the first counter module in response to the selection signal. A second clock selector(310) generates a second clock signal by logic-combining the upper 2 bit address and outputs one of the first and second clock signals in response to a selection signal. The second counter module generates a lower 2 bit address in response to the output of the second clock selector.
摘要翻译：提供固定长度和可变长度的基数4快速傅立叶变换的数字返回装置，用于通过简单硬件执行高数据反转来最小化数字反转速度和硬件区域，即使快速傅里叶变换的大小增加。第一计数器模块（100）响应于第一时钟信号产生高2位地址。第一时钟选择器（300）响应于选择信号选择性地将第一时钟信号输出到第一计数器模块。第二时钟选择器（310）通过逻辑组合高2位地址产生第二时钟信号，并响应于选择信号输出第一和第二时钟信号之一。第二计数器模块响应于第二时钟选择器的输出而产生较低的2位地址。

8. 发明公开

KR1020020044071A 데이터 처리 시스템 无效
标题翻译：数据处理系统
公开(公告)号：KR1020020044071A
公开(公告)日：2002-06-14
申请号：KR1020010075948
申请日：2001-12-03
申请人： 코닌클리케 필립스 엔.브이.
发明人： 얀니끄,뱅셍
IPC分类号： G06F15/00
CPC分类号： G06F7/768
摘要： PURPOSE: A data processing system is provided to allow a reduction of time for processing operations. CONSTITUTION: A data-processing system comprises a communication device(COM) communicating with an electronic module(MOD), a hardware circuit(HARD) and a microprocessor(PRC). The electronic module(MOD) is present in or inserted into a terminal and comprises information relating to the subscriber. For example, the electronic module(MOD) allows control of the memory dedicated to the user, integration of security mechanisms or realization of payments from a distance. In order to process the information comprised in the electronic module(MOD), the terminal comprises the microprocessor(PRC) which exchanges data with the electronic module(MOD) via the communication device(COM). For the exchange of data, there are two conventions, a direct and an indirect convention. These two conventions can be taken into account by the circuit(HARD) during an exchange of data between the electronic module(MOD) and the microprocessor(PRC). When a first data word(BYT1) is transmitted from the electronic module(MOD) to the microprocessor(PRC), it is processed by the hardware circuit(HARD) which transmits a second data word(BYT2) to the microprocessor. In the case where the direct convention is used, the second data word(BYT2) is identical to the first data word(BYT1). In the case where the indirect convention is used, the order of bits of the second data word(BYT2) is inverted with respect to the order of bits of the first data word(BYT1). When a third data word(BYT3) is transmitted from the microprocessor(PRC) to the electronic module(MOD), it is processed by the hardware circuit(HARD) which transmits a fourth data word(BYT4) to the electronic module(MOD). In the case where the direct convention is used, the fourth data word(BYT4) is identical to the third data word(BYT3). In the case where the indirect convention is used, the order of bits of the fourth data word(BYT4) is inverted with respect to the order of bits of the third data word(BYT3).
摘要翻译：目的：提供数据处理系统，以减少处理操作的时间。构成：数据处理系统包括与电子模块（MOD）通信的通信设备（COM），硬件电路（HARD）和微处理器（PRC）。电子模块（MOD）存在于或插入到终端中，并且包括与用户有关的信息。例如，电子模块（MOD）允许控制专用于用户的存储器，安全机制的集成或远程实现支付。为了处理包含在电子模块（MOD）中的信息，终端包括经由通信设备（COM）与电子模块（MOD）交换数据的微处理器（PRC）。为了交换数据，有两种约定，一种直接和间接的约定。在电子模块（MOD）和微处理器（PRC）之间的数据交换期间，电路（HARD）可以考虑这两个约定。当从电子模块（MOD）向微处理器（PRC）发送第一数据字（BYT1）时，它由硬件电路（HARD）处理，该硬件电路将第二数据字（BYT2）发送到微处理器。在使用直接约定的情况下，第二数据字（BYT2）与第一数据字（BYT1）相同。在使用间接约定的情况下，第二数据字（BYT2）的位的顺序相对于第一数据字（BYT1）的位的顺序被反转。当第三数据字（BYT3）从微处理器（PRC）发送到电子模块（MOD）时，它由硬件电路（HARD）处理，硬件电路（HARD）将第四数据字（BYT4）发送到电子模块（MOD）。在使用直接约定的情况下，第四数据字（BYT4）与第三数据字（BYT3）相同。在使用间接约定的情况下，第四数据字（BYT4）的位的顺序相对于第三数据字（BYT3）的位的顺序被反转。

9. 发明授权

KR101834174B1 데이터 처리장치 및 방법 有权
公开(公告)号：KR101834174B1
公开(公告)日：2018-03-05
申请号：KR1020137013056
申请日：2011-09-29
申请人： 에이알엠 리미티드
发明人： 씰데이빗제임스 , 그리센드와이트리차드로이 , 스테펜스니겔존
IPC分类号： G06F9/30
CPC分类号： G06F9/3016 , G06F7/764 , G06F7/768 , G06F9/30018 , G06F9/30032 , G06F9/30036 , G06F9/30109 , G06F9/30112 , G06F9/30145 , G06F9/3887
摘要： 데이터처리장치(2)는, 처리회로(4)와명령어디코더(6)를구비한다. 비트필드조작명령어는, 상기처리장치(2)를제어하여적어도하나의결과데이터요소를대응한제1 및제2 소스데이터요소 src1, src2로부터생성한다. 각결과데이터요소는, 상기대응한제1 소스데이터요소 src1의비트필드에대응한일부분을포함한다. 삽입된비트필드 bf보다고위인상기결과데이터요소의비트들은, 상기명령어에서특정한제어값에따라, 제로값을갖는비트들로이루어진제1 전위값, 상기대응한제2 소스데이터요소src2의일부의값을갖는제2 전위값, 및상기제1 소스데이터요소src1의비트필드bf의부호확장에대응한제3 전위값중 하나로서선택된전위값p를갖는다.

10. 发明授权

KR101437962B1 데이터 처리 장치 및 데이터 처리 방법 有权
标题翻译：数据处理设备和数据处理方法
公开(公告)号：KR101437962B1
公开(公告)日：2014-09-15
申请号：KR1020070063150
申请日：2007-06-26
申请人： 삼성전자주식회사
发明人： 정주영
IPC分类号： G06F12/00
CPC分类号： G06F13/4013 , G06F7/02 , G06F7/768
摘要： 본 발명은 데이터 처리 방법 및 데이터 처리 장치에 관한 것으로서, 데이터 처리 방법은, 서로 다른 순서로 데이터를 기록하는 방식인 한 쌍의 바이트 순서 중 어느 하나의 바이트 순서에 따라 기록된 데이터 파일에 포함된 순서 정보를 읽는 단계와; 상기 읽혀진 순서 정보를 미리 정해진 기준 정보와 비교하는 단계와; 상기 순서 정보와 상기 기준 정보가 일치하면 상기 바이트 순서의 전환 없이 상기 데이터 파일을 읽어 내고, 상기 순서 정보와 상기 기준 정보가 일치하지 않으면 상기 데이터 파일의 바이트 순서를 전환하여 상기 데이터 파일을 읽어 내는 단계를 포함한다. 이에 의하여, 데이터 파일의 바이트 순서 처리의 효율성이 개선되고, 프로그램 설계의 효율성이 향상된다.
바이트 순서, 데이터, 파일

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式