专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR20180046791A 전자 장치 및 전자 장치의 데이터 전송 방법 审中-公开
公开(公告)号：KR20180046791A
公开(公告)日：2018-05-09
申请号：KR20160142400
申请日：2016-10-28
IPC分类号： G06F9/54
CPC分类号： G06F9/546 , G06F3/0619 , G06F3/065 , G06F3/068 , G06F15/781 , G06F15/7821 , H04L67/12
摘要： 본발명의다양한실시예에따른전자장치는, 어플리케이션, 프로세스간 통신을지원하는 IPC(inter-process communication) 모듈, 제1 통신드라이버및 제2 통신드라이버를포함하는소프트웨어를저장하는메모리및 상기메모리에저장된소프트웨어를실행하는프로세서;를포함하고, 상기프로세서는, 상기어플리케이션으로부터상기 IPC 모듈로데이터의전송이요청되면상기 IPC 모듈에의해상기데이터의목적지가상기전자장치의내부인지또는상기전자장치의외부인지확인하고상기데이터의목적지가상기전자장치의내부이면제1 통신드라이버를통해상기데이터를전송하고, 상기데이터의목적지가상기전자장치의외부이면제2 통신드라이버를통해상기데이터를전송하도록설정될수 있다.

2. 发明授权

KR101705926B1 메모리 디바이스의 내부 프로세서의 조건부 연산 有权
标题翻译：内存处理器中的条件操作
公开(公告)号：KR101705926B1
公开(公告)日：2017-02-10
申请号：KR1020127000150
申请日：2010-05-19
申请人： 마이크론 테크놀로지, 인크.
发明人： 워커,로버트
IPC分类号： G06F15/78 , G06F9/30 , G06F9/38
CPC分类号： G06F9/3001 , G06F9/30072 , G06F9/3877 , G06F9/3885 , G06F15/7821 , Y02D10/12 , Y02D10/13
摘要： 본발명은, 예를들어, 병렬로명령들을선택적으로실행하도록구성된메모리디바이스(34)의내부프로세서(38)를제공한다. 이러한내부프로세서(38)는, 조건부마스킹로직(60)에각각연결되고, 조건부명령들을처리하도록각각구성된복수의산술논리장치들(ALUs)(50)을포함한다. 조건명령은메모리디바이스(34)의시퀀서(40)에의해수신될수 있다. 조건명령이수신되면, 시퀀서(40)는 ALU들(50)의조건부마스킹로직(60)을인에이블할수 있다. 시퀀서(40)는조건부마스킹로직(60)에신호를토글링할수 있어서, 마스킹로직(60)은, 조건명령의조건이만족되었으면, 특정명령들을마스킹하고, 조건이만족되지않았으면, 다른명령들을마스킹한다. 일실시예에서, 내부프로세서(38)의각각의 ALU(50)는명령들을병렬로선택적으로실행할수 있다.
摘要翻译：存储器件的内部处理器被配置为并行地选择性地执行指令。一个这样的内部处理器包括多个算术逻辑单元（ALU），每个算术逻辑单元连接到条件掩蔽逻辑，并且每个被配置为处理条件指令。条件指令可以由存储器件的定序器接收。一旦接收到条件指令，定序器就可以启用ALU的条件屏蔽逻辑。定序器可以将信号切换到条件屏蔽逻辑，使得如果已经满足条件指令的条件，则屏蔽逻辑屏蔽某些指令，并且如果条件未被满足则屏蔽其他指令。在一个实施例中，内部处理器中的每个ALU可以并行地选择性地执行指令。

3. 发明授权

KR101475171B1 메모리 내 CPU 캐시 아키텍처 有权
标题翻译： CPU IN MEMORY CACHE ARCHITECTURE
公开(公告)号：KR101475171B1
公开(公告)日：2014-12-22
申请号：KR1020137018190
申请日：2011-12-04
申请人： 피쉬, 루셀, 해밀튼
发明人： 피쉬,루셀,해밀튼
IPC分类号： G06F12/08
CPC分类号： G06F12/0842 , G06F15/7821 , Y02D10/12 , Y02D10/13
摘要： 하나의예시적메모리내 CPU 캐시아키텍처실시예는각각의프로세서에대해, 디멀티플렉서, 및복수의파티셔닝된캐시를포함하며, 상기캐시는명령주소지정레지스터전용인 I-캐시와소스주소지정레지스터전용인 X-캐시를포함하며, 프로세서각각은연관된캐시에대해하나의 RAM 행을포함하는온-칩버스를액세스하며, 모든캐시는한 번의 RAS 사이클에서필(fill) 또는플러시(flush)되도록동작하며, RAM 행의모든센스앰프는디멀티플렉서에의해자신의연관된캐시의대응하는복제비트로의연결이해제될수 있다. 다양한실시예에따라개선된또는개선을보조하는몇 가지방법이또한개시된다. 이요약서는검색시 본발명의기술적내용을빠르게파악하도록제공되며, 청구항의범위나사상을의미하거나한정하도록사용되지않을것임을강조한다 .

4. 发明授权

KR101424020B1 메모리 병목이 없는 저소비전력 및 고속 컴퓨터 有权
标题翻译：低能量消耗和高速计算机，没有内存瓶盖
公开(公告)号：KR101424020B1
公开(公告)日：2014-07-28
申请号：KR1020127002982
申请日：2010-07-20
申请人： 나카무라 다다오 , 플린 마이클 제이.
发明人： 나카무라다다오 , 플린마이클제이.
IPC分类号： G06F9/38 , G06F13/14 , G06F1/04 , G06F1/32
CPC分类号： G11C7/1072 , G06F1/08 , G06F5/065 , G06F5/08 , G06F7/57 , G06F9/30134 , G06F9/3889 , G06F12/0875 , G06F15/7821 , G11C19/184 , Y02D10/12 , Y02D10/13
摘要： 컴퓨터 시스템은 프로세서(11)와 마칭 메인 메모리(31)를 포함하며, 프로세서는 제어 유닛(111)과 ALU(112)를 포함하고, ALU는 클록 신호와 동기하여 산술 및 논리 연산을 실행하도록 구성되며, 마칭 메인 메모리는 메모리 유닛의 어레이를 포함하고 각각의 메모리 유닛에 정보를 기억시키고 클록 신호와 동기하여 전송하도록 구성되며, 기억된 정보를 프로세서(11)에 능동적이며 순차적으로 제공하여, ALU(112)가 기억된 정보를 사용하여 산술 및 논리 연산을 실행할 수 있다. ALU(112)에서의 처리 결과는 마칭 메인 메모리(31)에 발송되지만, 마칭 메인 메모리(31)로부터 프로세서로의 명령어 흐름은 단일 방향만 가능하도록 되어 있다.

5. 发明公开

KR20180043626A 버퍼를 포함하는 버스를 라우팅하기 위한 시스템 및 방법 审中-公开
公开(公告)号：KR20180043626A
公开(公告)日：2018-04-30
申请号：KR20160136576
申请日：2016-10-20
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： KIM BYUNG YONG
IPC分类号： H04L12/40 , H04L12/715
CPC分类号： G06F13/1673 , G06F13/1657 , G06F13/4282 , G06F15/7821 , G06F2213/16
摘要： 본개시의예시적실시예에따라버스를라우팅하기위하여프로세싱유닛에의해서실행되는프로그램프로시저들은, 입력데이터로부터상기버스에대한물리적요건들을포함하는버스정보를추출하는버스정보추출기, 상기버스정보에기초하여, 상기버스에포함되는버퍼들이규칙적으로배열된버퍼어레이를생성하는버퍼어레이생성기, 적어도하나의버퍼어레이를상기집적회로의레이아웃에배치하는버퍼어레이배치기, 및상기적어도하나의버퍼어레이에포함된버퍼들에연결된상호연결들을생성하는배선프로시저를포함할수 있다.

6. 发明公开

KR1020170034425A 고체 상태 드라이브들을 사용하여 계산 집약적 동작들을 가속하는 기술들 审中-实审
标题翻译：使用固态驱动器加速计算密集型操作的技术
公开(公告)号：KR1020170034425A
公开(公告)日：2017-03-28
申请号：KR1020177005007
申请日：2015-08-31
申请人： 인텔 코포레이션
发明人： 칸,자와드비. , 그림스러드,크누트에스. , 콜슨,리차드엘.
IPC分类号： G06F15/16 , H04L29/06 , H04L29/08 , G06F21/72
CPC分类号： H04L67/10 , G06F3/061 , G06F3/0658 , G06F3/0688 , G06F15/7821 , G06F21/72 , H04L63/0428 , H04L67/42 , H04L69/04
摘要： 계산집약적동작들예컨대암호화, 복호화, 인코딩, 디코딩등을가속하는기술들이설명된다. 일부실시예들에서, 기술들은예를들어서버또는다른컴퓨팅베이스대신에, 계산집약적동작들을수행하기위해하나이상의고체상태드라이브들내의또는그와연관된하드웨어가속엔진을활용한다. 그러한기술을이용하는시스템들, 방법들및 컴퓨터판독가능매체가또한설명된다.
摘要翻译：描述加速计算密集型操作的技术，例如加密，解密，编码，解码等。在一些实施例中，这些技术利用在一个或多个固态驱动器中或与之关联的硬件加速引擎来执行计算密集型操作，例如代替服务器或其他计算基础。还描述了使用这种技术的系统，方法和计算机可读介质。

7. 发明授权

KR101532288B1 메모리 내 CPU 캐시 아키텍처 有权
公开(公告)号：KR101532288B1
公开(公告)日：2015-06-29
申请号：KR1020137023392
申请日：2011-12-04
申请人： 피쉬, 루셀, 해밀튼
发明人： 피쉬,루셀,해밀튼
IPC分类号： G06F12/08
CPC分类号： G06F12/0842 , G06F15/7821 , Y02D10/12 , Y02D10/13
摘要： 하나의예시적메모리내 CPU 캐시아키텍처실시예는각각의프로세서에대해, 디멀티플렉서, 및복수의파티셔닝된캐시를포함하며, 상기캐시는명령주소지정레지스터전용인 I-캐시와소스주소지정레지스터전용인 X-캐시를포함하며, 프로세서각각은연관된캐시에대해하나의 RAM 행을포함하는온-칩버스를액세스하며, 모든캐시는한 번의 RAS 사이클에서필(fill) 또는플러시(flush)되도록동작하며, RAM 행의모든센스앰프는디멀티플렉서에의해자신의연관된캐시의대응하는복제비트로의연결이해제될수 있다. 다양한실시예에따라개선된또는개선을보조하는몇 가지방법이또한개시된다. 이요약서는검색시 본발명의기술적내용을빠르게파악하도록제공되며, 청구항의범위나사상을의미하거나한정하도록사용되지않을것임을강조한다 .

8. 发明公开

KR1020140098253A 내부 프로세서를 구비한 메모리 및 메모리 내의 데이터 통신 방법 有权
标题翻译：具有内部处理器的内存和内存中的数据通信方法
公开(公告)号：KR1020140098253A
公开(公告)日：2014-08-07
申请号：KR1020147019939
申请日：2010-10-07
申请人： 마이크론 테크놀로지, 인크.
发明人： 워커,로버트 , 스키너,댄 , 머리트,토드,에이. , 파울로우스키,제이.토마스
IPC分类号： G06F12/00 , G06F13/38 , G11C7/00
CPC分类号： G06F13/1673 , G06F3/0613 , G06F3/0625 , G06F3/0659 , G06F3/067 , G06F3/0683 , G06F9/3001 , G06F9/30043 , G06F12/0813 , G06F13/4068 , G06F15/7821 , G06F12/00 , G06F12/08 , G06F12/12 , G06F13/00 , G11C7/12
摘要： 내부 프로세서들을 구비한 메모리, 및 그러한 메모리 내에서의 데이터 통신 방법들이 제공된다. 일 실시예에서, 내부 프로세서는 하나 이상의 버퍼들을 통해 메모리 장치 상의 메모리 어레이 상의 하나 이상의 뱅크들에 동시에 액세스할 수 있다. 내부 프로세서는 둘 이상의 뱅크에 액세스할 수 있는 버퍼에 결합되거나, 뱅크에 각각 액세스할 수 있는 둘 이상의 버퍼에 결합될 수 있으며, 따라서 데이터가 상이한 뱅크들로부터 검색될 수 있는 동시에 그들에 저장될 수 있다. 게다가, 메모리 장치는 내부 프로세서들 각각에 결합된 버퍼들과 같은 메모리 컴포넌트들 사이의 결합들을 통한 하나 이상의 내부 프로세서들 사이의 통신을 위해 구성될 수 있다. 따라서, 상이한 내부 프로세서들에 의해 다중 연산 명령이 수행될 수 있으며, 하나의 내부 프로세서로부터의 (중간 결과들과 같은) 데이터가 메모리의 다른 내부 프로세서로 전송되어, 명령(들)의 병렬 실행을 가능하게 할 수 있다.
摘要翻译：提供具有内部处理器的存储器，以及在这种存储器内的数据通信方法。在一个实施例中，内部处理器可以经由一个或多个缓冲器同时访问存储器设备上的存储器阵列上的一个或多个存储体。内部处理器可以耦合到能够访问多于一个存储体的缓冲器，或者耦合到多个缓冲器，每个缓冲器可以访问存储体，从而可以同时从不同的存储体中检索数据并存储在其中。此外，存储器设备可以被配置为通过存储器组件（诸如耦合到每个内部处理器的缓冲器）之间的耦合来在一个或多个内部处理器之间进行通信。因此，可以由不同的内部处理器执行多操作指令，并且可以将来自一个内部处理器的数据（例如中间结果）传送到存储器的另一内部处理器，从而能够并行执行指令。

9. 发明公开

KR1020130109247A 메모리 내 CPU 캐시 아키텍처 无效
公开(公告)号：KR1020130109247A
公开(公告)日：2013-10-07
申请号：KR1020137023390
申请日：2011-12-04
申请人： 피쉬, 루셀, 해밀튼
发明人： 피쉬,루셀,해밀튼
IPC分类号： G06F12/08
CPC分类号： G06F12/0842 , G06F15/7821 , Y02D10/12 , Y02D10/13
摘要： 하나의 예시적 메모리 내 CPU 캐시 아키텍처 실시예는 각각의 프로세서에 대해, 디멀티플렉서, 및 복수의 파티셔닝된 캐시를 포함하며, 상기 캐시는 명령 주소 지정 레지스터 전용인 I-캐시와 소스 주소 지정 레지스터 전용인 X-캐시를 포함하며, 프로세서 각각은 연관된 캐시에 대해 하나의 RAM 행을 포함하는 온-칩 버스를 액세스하며, 모든 캐시는 한 번의 RAS 사이클에서 필(fill) 또는 플러시(flush)되도록 동작하며, RAM 행의 모든 센스 앰프는 디멀티플렉서에 의해 자신의 연관된 캐시의 대응하는 복제 비트로의 연결이 해제될 수 있다. 다양한 실시예에 따라 개선된 또는 개선을 보조하는 몇 가지 방법이 또한 개시된다. 이 요약서는 검색 시 본 발명의 기술적 내용을 빠르게 파악하도록 제공되며, 청구항의 범위나 사상을 의미하거나 한정하도록 사용되지 않을 것임을 강조한다 .

10. 发明公开

KR1020130103636A 메모리 내 CPU 캐시 아키텍처 有权
公开(公告)号：KR1020130103636A
公开(公告)日：2013-09-23
申请号：KR1020137023389
申请日：2011-12-04
申请人： 피쉬, 루셀, 해밀튼
发明人： 피쉬,루셀,해밀튼
IPC分类号： G06F12/08
CPC分类号： G06F12/0842 , G06F15/7821 , Y02D10/12 , Y02D10/13
摘要： 하나의예시적메모리내 CPU 캐시아키텍처실시예는각각의프로세서에대해, 디멀티플렉서, 및복수의파티셔닝된캐시를포함하며, 상기캐시는명령주소지정레지스터전용인 I-캐시와소스주소지정레지스터전용인 X-캐시를포함하며, 프로세서각각은연관된캐시에대해하나의 RAM 행을포함하는온-칩버스를액세스하며, 모든캐시는한 번의 RAS 사이클에서필(fill) 또는플러시(flush)되도록동작하며, RAM 행의모든센스앰프는디멀티플렉서에의해자신의연관된캐시의대응하는복제비트로의연결이해제될수 있다. 다양한실시예에따라개선된또는개선을보조하는몇 가지방법이또한개시된다. 이요약서는검색시 본발명의기술적내용을빠르게파악하도록제공되며, 청구항의범위나사상을의미하거나한정하도록사용되지않을것임을강조한다 .

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式