专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101045475B1 ＤＭＡ 디바이스를 위한 실시간 디버그 지원과 그 방법 失效
标题翻译：用于DMA设备的实时调试支持及其方法
公开(公告)号：KR101045475B1
公开(公告)日：2011-06-30
申请号：KR1020067014758
申请日：2004-12-21
申请人： 엔엑스피 유에스에이, 인코포레이티드
发明人： 모여,윌리암,씨.
IPC分类号： G06F11/26 , G06F11/36 , G06F11/00 , G06F13/28
CPC分类号： G06F11/349 , G06F11/3485 , G06F11/3636
摘要： 데이터 프로세싱 시스템(10)은 시스템에서 DMA(Directed Memory Access) 제어기 디바이스(16)에 특정한 한 개 이상의 디버그 메시지들을 선택적으로 생성하는 디버그 모듈(26)를 갖는다. 제어 레지스터(70)는 DMA 디버그 메시지들 중의 어떤 것이 제공되는지를 인에이블한다. 언제 소 루프 반복들이 시작하고 완료하는지를 포함하는 DMA 전송 동작의 시작과 종료가 제공된다. 각 DMA 전송에 대한 채널 요청과 그 요청의 실제 시작 사이의 시스템 지연을 나타내는 지연 정보도 또한 디버그 메시지에 포함될 수 있다. 디버그 메시지들 중의 하나는 제어 레지스터(80)의 제어하의 미리 결정된 DMA 채널의 주기적 상태를 제공한다. 디버그 메시지들 중의 적어도 하나는, 언제 전송이 시작하고 종료하는지를 나타내는 것과 같은, 와치포인트(watchpoint) 기능을 구현한다. 디버그 모듈은 시스템에서 중앙집중형이 되거나 또는 미리 결정된 시스템 유닛들 사이에 분산될 수 있다.
데이터 프로세싱 시스템, DMA, 디버그 제어 회로, 와치포인트, 디버그 메시지

2. 发明授权

KR100969497B1 성능 모니터와 그를 위한 방법 有权
标题翻译：性能监测及其方法
公开(公告)号：KR100969497B1
公开(公告)日：2010-07-13
申请号：KR1020057005267
申请日：2003-08-22
申请人： 엔엑스피 유에스에이, 인코포레이티드
发明人： 카브랄,카로스,제이. , 누네즈,조세,엠.
IPC分类号： G06F11/34 , G06F15/00
CPC分类号： G06F11/348 , G06F11/349 , G06F2201/81 , G06F2201/88
摘要： Embodiments of the present invention relate generally to a monitoring unit and method which counts a number of qualified clusters of a selected event type based on a size threshold, granularity threshold, and distance threshold time. In one embodiment, a qualified cluster is a cluster which meets both the size threshold and granularity threshold. In one embodiment, a qualified cluster is detected and counted by the cluster counter if it occurs at least the distance threshold time after a previous counted qualified cluster. For example, in one implementation, the performance monitor waits until a distance threshold time expires prior to detecting a next qualified cluster. Alternatively, all qualified clusters are detected where the cluster counter counts a qualified cluster only if it occurs at least the distance threshold time after a previous qualified cluster, regardless of whether it was counted by the cluster counter or not.

3. 发明公开

KR1020090117700A 프로세서 성능 모니터링 无效
标题翻译：处理器性能监控
公开(公告)号：KR1020090117700A
公开(公告)日：2009-11-12
申请号：KR1020097015128
申请日：2008-06-05
申请人： 인터내셔널 비지네스 머신즈 코포레이션
发明人： 뤽데이비드아놀드 , 바이탈필립리
IPC分类号： G06F11/30 , G06F11/34 , G06F13/38
CPC分类号： G06F11/3409 , G06F11/349 , G06F11/3495 , G06F2201/86 , G06F2201/88 , G06F2201/885
摘要： The present invention related to computer architecture, and more specifically to evaluating performance of processors. A performance monitor may be placed in an L2 cache nest of a processor. The performance monitor may monitor L2 cache accesses and receive performance data from one or more processor cores over a bus coupling the processor cores with the L2 cache nest. In one embodiment the bus may include additional lines for transferring performance data from the processor cores to the performance monitor.
摘要翻译：本发明涉及计算机体系结构，更具体地说是用于评估处理器的性能。性能监视器可以放置在处理器的L2高速缓存嵌套中。性能监视器可以监视L2高速缓存访问，并通过将处理器核与L2高速缓存嵌套耦合的总线从一个或多个处理器核接收性能数据。在一个实施例中，总线可以包括用于将性能数据从处理器核传递到性能监视器的附加线。

4. 发明公开

KR1020060111640A 메모리 허브 및 메모리 시스템 실행 모니터링을 위한 방법 失效
标题翻译：用于存储器系统性能监视的存储器和方法
公开(公告)号：KR1020060111640A
公开(公告)日：2006-10-27
申请号：KR1020067013098
申请日：2004-12-15
申请人： 마이크론 테크놀로지, 인코포레이티드
发明人： 제데로흐,요셉,엠.
IPC分类号： G06F12/00
CPC分类号： G06F13/161 , G06F11/3409 , G06F11/3466 , G06F11/348 , G06F11/3485 , G06F11/349 , G06F13/1694 , G06F2201/88 , G06F2201/885
摘要： A memory module includes a memory hub coupled to several memory devices. The memory hub includes at least one performance counter that tracks one or more system metrics-for example, page hit rate, number or percentage of prefetch hits, cache hit rate or percentage, read rate, number of read requests, write rate, number of write requests, rate or percentage of memory bus utilization, local hub request rate or number, and/or remote hub request rate or number.
摘要翻译：存储器模块包括耦合到多个存储器件的存储器集线器。存储器集线器包括跟踪一个或多个系统度量的至少一个性能计数器，例如页面命中率，预取命中的数量或百分比，高速缓存命中率或百分比，读取速率，读取请求数，写入速率，写入速率，写请求，速率或百分比的内存总线利用率，本地集线器请求速率或数量，和/或远程集线器请求速率或数量。

5. 发明授权

KR100221027B1 컴퓨터 모니터링장치 및 그의 제어방법 失效
标题翻译：计算机监控装置及其控制方法
公开(公告)号：KR100221027B1
公开(公告)日：1999-09-15
申请号：KR1019960014681
申请日：1996-05-06
申请人： 삼성전자주식회사
发明人： 홍범룡
IPC分类号： G06F3/14
CPC分类号： G06F11/348 , G06F11/32 , G06F11/349
摘要： 본 발명은 컴퓨터 시스템에 구성된 각각의 장치들에 관한 시스템 정보와, 컴퓨터 시스템의 동작 상태를 모니터링 할 수 있는 컴퓨터 모니터링 장치 및 그의 제어 방법에 관한 것으로서, 컴퓨터 시스템(2)이 작동되면 제어부(20)는 모니터링 장치(4)를 초기화한 후에 모니터링 동작을 시작한다. 그리고 시스템 정보를 입력받아 디스플레이부(80)에 표시한다. 입력부(10)로부터 제어부(20)에 모니터링 요구신호가 입력되면 제어부(20)는 정지제어신호(S#)를 클럭 발생부(40)로 출력하여 모니터링 동작을 정지하고, 링버퍼(70)에 저장된 데이터 정보 즉, 그 때까지 모니터링된 결고를 오퍼레이터가 알기 쉽도록 컴파일 하여 디스플레이부(80)에 표시한다.

6. 发明公开

KR20180013212A 데이터 비트 인버전 제어 장치 및 이를 포함하는 반도체 장치 审中-公开
标题翻译：数据位反转控制器和包括它的半导体器件
公开(公告)号：KR20180013212A
公开(公告)日：2018-02-07
申请号：KR20160096586
申请日：2016-07-29
IPC分类号： G11C7/10 , G11C7/02
CPC分类号： G06F11/0787 , G06F11/0745 , G06F11/3027 , G06F11/349
摘要： 본발명에따른데이터버스인버전제어장치는, 입력어드레스로부터데이터버스인버전어드레스를생성하는데이터버스인버전어드레스생성부와, 입력커맨드에응답하여, 상기데이터버스인버전어드레스에해당하는메모리셀에데이터버스인버전플래그신호를라이트하거나상기데이터버스인버전어드레스에해당하는메모리셀로부터상기데이터버스인버전플래그신호를리드하기위해상기데이터버스인버전플래그신호를입출력하는데이터버스인버전플래그신호입출력부를포함한다.
摘要翻译：可以提供DBI（数据总线倒置）控制器。 DBI控制器可以包括地址生成电路，其被配置为从输入地址生成DBI地址。 DBI控制器可以包括DBI标志信号输入和输出（输入/输出）电路，该DBI标志信号输入和输出（输入/输出）电路被配置为输入/输出DBI标志信号以便将DBI标志信号写入与DBI地址对应的存储单元或者读取DBI标志信号从与DBI地址相对应的存储器单元，基于命令。

7. 发明授权

KR100848255B1 메모리 허브 및 메모리 시스템 실행 모니터링을 위한 방법 失效
标题翻译：内存集线器和内存系统性能监控方法
公开(公告)号：KR100848255B1
公开(公告)日：2008-07-25
申请号：KR1020067013098
申请日：2004-12-15
申请人： 마이크론 테크놀로지, 인코포레이티드
发明人： 제데로흐,요셉,엠.
IPC分类号： G06F12/00
CPC分类号： G06F13/161 , G06F11/3409 , G06F11/3466 , G06F11/348 , G06F11/3485 , G06F11/349 , G06F13/1694 , G06F2201/88 , G06F2201/885
摘要： 메모리 모듈은 몇 개의 메모리 디바이스들에 결합된 메모리 허브를 포함한다. 메모리 허브는 하나 이상의 시스템 메트릭들, 예를 들면, 페이지 히트율, 프리페치 히트들의 수 또는 퍼센티지, 캐시 히트율 또는 퍼센티지, 판독률, 판독 요청들의 수, 기입율, 기입 요청들의 수, 메모리 버스 이용률 또는 퍼센티지, 로컬 허브 요청률 또는 수, 및 원격 허브 요청률 또는 수를 추적하는 적어도 하나의 실행 카운터를 포함한다.
메모리 허브, 컴퓨터 시스템, 메모리 디바이스

8. 发明公开

KR1020060126734A ＤＭＡ 디바이스를 위한 실시간 디버그 지원과 그 방법 失效
标题翻译：用于DMA设备的实时调试支持及其方法
公开(公告)号：KR1020060126734A
公开(公告)日：2006-12-08
申请号：KR1020067014758
申请日：2004-12-21
申请人： 엔엑스피 유에스에이, 인코포레이티드
发明人： 모여,윌리암,씨.
IPC分类号： G06F11/26 , G06F11/36 , G06F11/00 , G06F13/28
CPC分类号： G06F11/349 , G06F11/3485 , G06F11/3636
摘要： A data processing system (10) has a debug module (26) that selectively generates one or more debug messages that are specific to a Direct Memory Access (DMA) controller device (16) in the system. A control register (70) enables which of the DMA debug messages are provided. The beginning and end of DMA transfer activity is provided including when minor loop iterations start and complete. Latency information indicating system latency between a channel request and actual initiation of the request for each DMA transfer may also be included in a debug message. One of the debug messages provides periodic status of a predetermined DMA channel under control of a control register (80). At least one of the debug messages implements a watchpoint function, such as indicating when a transfer starts or ends. The debug module may be centralized in the system or distributed among each of predetermined system units.
摘要翻译：数据处理系统（10）具有调试模块（26），其选择性地生成系统中特定于直接存储器访问（DMA）控制器设备（16）的一个或多个调试消息。控制寄存器（70）使得能够提供哪个DMA调试消息。提供DMA传输活动的开始和结束，包括在次循环迭代开始和完成时。指示信道请求与每个DMA传送的请求的实际启动之间的系统等待时间的延迟信息也可以被包括在调试消息中。一个调试消息在控制寄存器（80）的控制下提供预定DMA通道的周期状态。至少一个调试消息实现观察点功能，例如指示传输何时开始或结束。调试模块可以集中在系统中或分布在每个预定系统单元之间。

9. 发明授权

KR100252250B1 시스템복구장치 失效
标题翻译：系统的重新装备
公开(公告)号：KR100252250B1
公开(公告)日：2000-04-15
申请号：KR1019960025237
申请日：1996-06-28
申请人： 삼성전자주식회사
发明人： 박지경
IPC分类号： G06F11/00
CPC分类号： G06F11/0757 , G06F11/1438 , G06F11/349
摘要： PURPOSE: An apparatus for restoring a system is provided to restore a system using software and to re-boot the system when a status of the system is detected as a stationary status during a predetermined time. CONSTITUTION: If information of available function state stored in a function selecting unit(40) is outputted from an output terminal(FA) and inputted to one side input unit(SB) of a system state sensing unit(20), the system state sensing unit(20) is enable and senses an operation state of a system from a system bus. If an operation signal is sensed from at least one input side, the system state sensing unit(20) outputs an operation sensing signal to an output terminal(SA). If an operation sensing signal is inputted from the system state sensing unit(20), a stop time counter unit(30) initializes a counter value, and outputs a stop time signal each a predetermined count by counting a clock signal. The outputted stop time signal is inputted to an input terminal(PA) of the program restoring unit(50) and an input terminal(HA) of a hardware restoring unit(60) through an output terminal(OA). The program restoring unit(50) receives the stop time signal from the stop time counter unit(30) and detects whether the signal is the first count value. If the signal is the first count value, the first interrupt signal is outputted to an output terminal(PB) for restring the computer system using software. The hardware restoring unit(50) receives the stop time signal from the stop time counter unit(30) and detects whether the signal is the second count value. If the signal is the second count value, the second interrupt signal is outputted to an output terminal(PB) for restring the computer system using hardware.
摘要翻译：目的：提供一种用于恢复系统的装置，以在系统的状态在预定时间内被检测为静止状态时，使用软件恢复系统并重新引导系统。构成：如果存储在功能选择单元（40）中的可用功能状态的信息从输出端子（FA）输出并输入到系统状态感测单元（20）的一侧输入单元（SB），则系统状态感测单元（20）启用并感测来自系统总线的系统的操作状态。如果从至少一个输入侧检测到操作信号，则系统状态检测单元（20）向操作感测信号输出输出端子（SA）。如果从系统状态检测单元（20）输入操作感测信号，则停止时间计数器单元（30）初始化计数器值，并且通过对时钟信号进行计数来输出每个预定计数的停止时间信号。输出的停止时间信号通过输出端子（OA）输入到程序恢复单元（50）的输入端（PA）和硬件恢复单元（60）的输入端（HA）。程序恢复单元（50）从停止时间计数器单元（30）接收停止时间信号，并且检测该信号是否是第一计数值。如果信号是第一个计数值，则将第一个中断信号输出到输出端子（PB），以便使用软件来限制计算机系统。硬件恢复单元（50）从停止时间计数器单元（30）接收停止时间信号，并检测该信号是否为第二计数值。如果信号是第二计数值，则将第二中断信号输出到用于使用硬件来限制计算机系统的输出端子（PB）。

10. 发明公开

KR1020000011342A 시스템, 게임 포트 인터페이스, 게임 포트 인터페이스 폴링 장치 및 방법 失效
标题翻译：游戏端口接口方法及其设备
公开(公告)号：KR1020000011342A
公开(公告)日：2000-02-25
申请号：KR1019990025102
申请日：1999-06-29
申请人： 알카텔-루센트 유에스에이 인코포레이티드
发明人： 파다비-아데카니자릴 , 포츠데이빗로손 , 소토월터지 , 벨링커아비나쉬
IPC分类号： G06F13/30 , G06F1/00
CPC分类号： G06F3/0383 , G06F1/3215 , G06F1/3259 , G06F11/349 , G06F12/0646 , G06F2201/88 , H04L7/0004 , H04L7/0025 , H04L7/0029 , H04L7/0278 , Y02D10/155 , Y02D10/34 , Y02D50/20
摘要： PURPOSE: A game port interface falling apparatus and method thereof are provided to hold a host processor by low power consumption mode and exactly detect of movement of joystick by using a joystick interface. CONSTITUTION: The game port interface(150) comprises a timing circuit(460) for sensing a state variation of a joystick(400) for interfacing to the game port interface(150), a data bus(157) and an ISA interface(470) for measuring the movement of the joystick(400). The data bus(157) in the game port interface(150) further comprises a first data path(157a) used for the ISA bus interface(470) and a second data path(157b) used for a second processor(154) such as microcontroller, microprocessor and digital signal processor.
摘要翻译：目的：提供游戏端口接口下落装置及其方法，以通过低功耗模式保持主处理器，并通过使用操纵杆界面精确地检测操纵杆的移动。构成：游戏端口接口（150）包括用于感测用于与游戏端口接口（150）接口的操纵杆（400）的状态变化的定时电路（460），数据总线（157）和ISA接口（470 ），用于测量操纵杆（400）的运动。游戏端口接口（150）中的数据总线（157）还包括用于ISA总线接口（470）的第一数据路径（157a）和用于第二处理器（154）的第二数据路径（157b），例如微控制器，微处理器和数字信号处理器。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式