专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101453184B1 중앙 처리 연산 장치 및 이상 검사 방법 有权
标题翻译：中央处理单位和异常检查方法
公开(公告)号：KR101453184B1
公开(公告)日：2014-10-22
申请号：KR1020127033489
申请日：2011-06-21
申请人： 미츠비시 쥬고교 가부시키가이샤
发明人： 나카이데미노루 , 도다신이치
IPC分类号： G06F11/22 , G06F11/30 , G06F12/08
CPC分类号： G06F11/273 , G06F11/2215 , G06F11/261 , G06F12/10 , G06F12/145 , G06F12/1491
摘要： CPU(12)는, 동작 모드를, MMU(20)로부터 CPU 예외 통지가 출력된 경우에도 실행 중의 프로그램을 정지시키지 않는 테스트 모드로 변경하고, 테스트 모드에서, MMU(20)로 하여금 CPU 예외 통지를 출력하게 하기 위한 액세스 신호를 MMU(20)에 출력하며, 액세스 신호가 MMU(20)에 출력된 후에, CPU 예외 통지의 입력 유무를 검출한다. 이에 의해, 부정 액세스를 검지할 수 없는 이상이 MMU(20)에 발생하고 있는지 여부를, 다른 프로그램을 실행한 채로 검사할 수 있다.

2. 发明公开

KR1020140038313A 반도체 집적 회로 장치 및 마이크로 컨트롤러 审中-实审
标题翻译：半导体集成电路器件和微控制器
公开(公告)号：KR1020140038313A
公开(公告)日：2014-03-28
申请号：KR1020130109668
申请日：2013-09-12
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 야마다히로미찌 , 야마다쯔또무 , 가네까와노부야스 , 하기와라게사미 , 이시구로유이찌 , 야스마스다까시 , 후꾸다가즈요시 , 나까다요시유끼
IPC分类号： G06F11/14
CPC分类号： G06F11/2215 , G06F11/07 , G06F11/141
摘要： The purpose of the present invention is to detect the failure of a microcontroller. The microcontroller comprises a CPU and a data access control circuit. The data access control circuit executes two types of accesses which are an individual access that executes CPU data access for each thread and a shared access that executes the CPU data access by executing two threads. The data access control circuit performs the failure detection of the CPU by comparing each of commands and addresses for the shared access generated by executing the two threads. [Reference numerals] (103) Individual access area; (104) Shared access area; (105) Data access control circuit; (106) Data storage part
摘要翻译：本发明的目的是检测微控制器的故障。微控制器包括CPU和数据访问控制电路。数据访问控制电路执行两种类型的访问，它们是执行每个线程的CPU数据访问的单独访问，以及通过执行两个线程执行CPU数据访问的共享访问。数据访问控制电路通过比较通过执行两个线程生成的共享访问的每个命令和地址来执行CPU的故障检测。（附图标记）（103）个人接入区域; （104）共享接入区; （105）数据访问控制电路; （106）数据存储部分

3. 发明授权

KR101283809B1 리셋 방법 및 감시 장치 失效
标题翻译：复位方法和监测装置
公开(公告)号：KR101283809B1
公开(公告)日：2013-07-08
申请号：KR1020127002837
申请日：2009-08-04
申请人： 후지쯔 가부시끼가이샤
发明人： 야마가미요시히토
IPC分类号： G06F11/34 , G06F1/24
CPC分类号： G06F11/0787 , G06F11/0793 , G06F11/2215
摘要： 컴퓨터 본체를 감시하는 감시 장치 내에서 이상이 발생하면, 감시 장치의 프로세서 코어는 리셋시키지만 감시 장치의 휘발성 메모리는 리셋시키지 않는 리셋 처리인 소프트웨어 리셋 시에 오동작할 가능성이 있는 WDT 등의 하드웨어를 디스에이블 상태로 하여, 상기 하드웨어로부터의 인터럽트를 마스크하고, 상기 프로세서 코어가 사용하는 레지스터만을 초기화하여 감시 장치에 리셋을 실행하며, 메모리 컨트롤러가 디스에이블 상태이면, 하드웨어 리셋이 실행된다고 판단하여 상기 휘발성 메모리를 초기화하고, 메모리 컨트롤러가 인에이블 상태이면 소프트웨어 리셋이 실행된다고 판단하여 상기 휘발성 메모리의 초기화를 스킵하며, 감시 장치의 감시 기능을 실현하기 위한 처리를 실행하는 프로세서 프로그램을 재기동한다.

4. 发明公开

KR1020130031852A 중앙 처리 연산 장치 및 이상 검사 방법 有权
标题翻译：异常检查装置，中央处理单元和异常检查方法
公开(公告)号：KR1020130031852A
公开(公告)日：2013-03-29
申请号：KR1020127033489
申请日：2011-06-21
申请人： 미츠비시 쥬고교 가부시키가이샤
发明人： 나카이데미노루 , 도다신이치
IPC分类号： G06F11/22 , G06F11/30 , G06F12/08
CPC分类号： G06F11/273 , G06F11/2215 , G06F11/261 , G06F12/10 , G06F12/145 , G06F12/1491
摘要： CPU(12)는, 동작 모드를, MMU(20)로부터 CPU 예외 통지가 출력된 경우에도 실행 중의 프로그램을 정지시키지 않는 테스트 모드로 변경하고, 테스트 모드에서, MMU(20)로 하여금 CPU 예외 통지를 출력하게 하기 위한 액세스 신호를 MMU(20)에 출력하며, 액세스 신호가 MMU(20)에 출력된 후에, CPU 예외 통지의 입력 유무를 검출한다. 이에 의해, 부정 액세스를 검지할 수 없는 이상이 메모리 관리 장치에 발생하고 있는지 여부를, 다른 프로그램을 실행한 채로 검사할 수 있다.

5. 发明授权

KR1019950013403B1 비동기계 입력신호 테스트용 플립-플롭회로 失效
标题翻译：用于测试异常输入信号的FLIP-FLOP电路
公开(公告)号：KR1019950013403B1
公开(公告)日：1995-11-08
申请号：KR1019910009421
申请日：1991-06-07
申请人： 후지쯔 가부시끼가이샤
发明人： 나이또미쓰구
IPC分类号： H03K3/286
CPC分类号： G01R31/318541 , G06F11/2215 , H03K3/0372
摘要： 내용 없음.

6. 发明授权

KR101852919B1 에러 정정 능력을 테스트하기 위한 회로 및 방법 有权
公开(公告)号：KR101852919B1
公开(公告)日：2018-04-30
申请号：KR1020160071795
申请日：2016-06-09
申请人： 인피니온 테크놀로지스 아게
发明人： 페르너마르틴
IPC分类号： G11C29/42 , G06F11/10 , H03M13/01 , G11C29/04
CPC分类号： G06F11/079 , G06F11/0706 , G06F11/0751 , G06F11/1008 , G06F11/2215
摘要： 데이터에러정정을위한그리고회로(100)의에러정정컴포넌트(130)의에러정정능력의정확성을검사하기위한회로(100)가제공된다. 회로(100)는입력데이터워드를수신하기위한입력인터페이스(110)를포함한다. 더욱이, 회로(100)는테스트데이터워드의하나이상의비트를조작하여, 수정된데이터워드를얻기위한데이터조작기(120)를포함하며, 상기테스트데이터워드는상기입력데이터워드이거나, 상기입력데이터워드로부터도출된다. 더구나, 회로(100)는상기수정된데이터워드를처리하기위한상기에러정정컴포넌트(130)를포함한다. 더욱이, 회로(100)는에러정정컴포넌트(130)에의한수정된데이터워드의처리에따라에러정정컴포넌트(130)의에러정정능력의정확성을평가하기위한평가컴포넌트(140)를포함한다.

7. 发明公开

KR1020160145503A 에러 정정 능력을 테스트하기 위한 회로 및 방법 审中-实审
标题翻译：用于测试错误校正能力的电路和方法
公开(公告)号：KR1020160145503A
公开(公告)日：2016-12-20
申请号：KR1020160071795
申请日：2016-06-09
申请人： 인피니온 테크놀로지스 아게
发明人： 페르너마르틴
IPC分类号： G11C29/42 , G06F11/10 , H03M13/01 , G11C29/04
CPC分类号： G06F11/079 , G06F11/0706 , G06F11/0751 , G06F11/1008 , G06F11/2215 , G11C29/42 , G11C2029/0409 , H03M13/015
摘要： 데이터에러정정을위한그리고회로(100)의에러정정컴포넌트(130)의에러정정능력의정확성을검사하기위한회로(100)가제공된다. 회로(100)는입력데이터워드를수신하기위한입력인터페이스(110)를포함한다. 더욱이, 회로(100)는테스트데이터워드의하나이상의비트를조작하여, 수정된데이터워드를얻기위한데이터조작기(120)를포함하며, 상기테스트데이터워드는상기입력데이터워드이거나, 상기입력데이터워드로부터도출된다. 더구나, 회로(100)는상기수정된데이터워드를처리하기위한상기에러정정컴포넌트(130)를포함한다. 더욱이, 회로(100)는에러정정컴포넌트(130)에의한수정된데이터워드의처리에따라에러정정컴포넌트(130)의에러정정능력의정확성을평가하기위한평가컴포넌트(140)를포함한다.
摘要翻译：提供了用于纠错数据和用于检查电路的纠错部件的纠错能力的正确性的电路。电路包括用于接收输入数据字的输入接口。此外，电路包括用于操纵测试数据字的一个或多个位以获得修改的数据字的数据操纵器，其中所述测试数据字是所述输入数据字或从所述输入数据字导出。此外，电路包括用于处理修改的数据字的所述纠错部件。此外，该电路包括评估组件，用于根据修正数据字由误差校正组件的处理来评估误差校正分量的纠错能力的正确性。

8. 发明公开

KR1020160125745A 반도체 장치 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020160125745A
公开(公告)日：2016-11-01
申请号：KR1020150056599
申请日：2015-04-22
申请人： 에스케이하이닉스 주식회사
发明人： 차재원 , 박재우
IPC分类号： G11C29/42 , G11C29/36 , G11C29/18 , G11C29/02 , G11C29/00 , G11C29/44
CPC分类号： G11C29/52 , G06F11/1068 , G06F11/2215 , G11C29/42 , G11C29/44 , G11C2029/0411
摘要： 본기술은반도체장치에관한것으로, 다수의데이터중 불량데이터를검출하기위한불량검출부, 상기불량데이터에응답하여상기다수의데이터중 테스트데이터를선택적으로출력하기위한데이터출력제어부, 및상기테스트데이터에대한단위 ECC 동작을수행하는에러보정부가제공될수 있다.
摘要翻译：纠错电路包括：故障检测单元，适用于检测多个数据中的故障数据; 数据输出控制单元，适于选择性地输出与除故障数据之外的预定量的数据相对应的测试数据; 以及适用于对测试数据执行单位ECC操作的纠错单元。

9. 发明公开

KR1020050110180A 비행 시험 데이터 에러 체크 시스템 有权
标题翻译：飞行测试数据错误检查系统
公开(公告)号：KR1020050110180A
公开(公告)日：2005-11-23
申请号：KR1020040035112
申请日：2004-05-18
申请人： 한국항공우주산업 주식회사
发明人： 김수영
IPC分类号： G06Q50/20 , G06F11/22 , G09B9/08 , G09B9/20
CPC分类号： G06Q50/20 , G06F11/2215 , G09B9/20
摘要： 본 발명은 비행 시험 데이터 에러 체크 시스템에 관한 것으로, 좀더 상세하게는, 데이터 베이스와, 비행 시험 데이터를 입력받아 데이터 베이스에 저장하는 비행 시험 데이터 입력 모듈과, 비행 시험 데이터의 에러 체크를 수행하기 위한 로직 파일로 구성되는 로직 체크 모듈과, 비행 시험 데이터 입력 모듈에 의하여 입력 저장된 비행 시험 데이터 중 에러 체크를 수행할 블록을 입력받아 선택하는 블록 선택 모듈과, 비행 시험 데이터의 에러 체크를 위한 비교 기준 데이터들을 입력받는 기준 데이터 입력 모듈과, 상술한 모듈들간의 상호 동작 및 데이터 흐름을 제어하며, 데이터 베이스에 저장된 비행 시험 데이터 입력 모듈 중 블록 선택 모듈에 의하여 선택된 블록 범위 및 로직 체크 파일을 로딩한 뒤, 기준 데이터들을 이용하여 로직 체크 파일로 비� � 시험 데이터 입력 모듈의 에러 체크를 수행하는 제어 모듈과, 제어 모듈로부터 에러 체크 결과를 전송받아 디스플레이하는 에러 체크 결과 출력 모듈로 구성되는 비행 시험 데이터 에러 체크 시스템에 관한 것이다.
본 발명에 따르면, 비행 시험 데이터를 입력받아 로직 체크 파일을 이용하여 설정된 체크 조건에 따라 로딩하여 자동 에러 체크를 수행할 수 있게 되므로, 종래에 수작업을 통한 에러 체크 작업에서 발생하던 인적 및 시간적 소모와 신뢰도 문제를 해결할 수 있어 비행 데이터 분석 작업의 효율성을 향상시킬 수 있는 장점이 있다.

10. 发明授权

KR1019950002730B1 반도체집적회로 失效
标题翻译：半导体集成电路
公开(公告)号：KR1019950002730B1
公开(公告)日：1995-03-24
申请号：KR1019920006254
申请日：1992-04-15
申请人： 닛뽕덴끼 가부시끼가이샤
发明人： 이노우에마꼬또
IPC分类号： G11C29/00
CPC分类号： G06F11/2215 , G06F11/1008 , G06F11/1076
摘要： In a semiconductor integrated circuit including therein an electrically writable non-volatile semiconductor memory (10) and an error detection and correction circuit (3) for detecting and correcting an error of data read out from the semiconductor memory, there is provided an output selection register (6) set with a register setting signal (RS) so as to output a selection signal (R) having the level of the stored content of the output selection register itself. A selection signal switching circuit (7) receives the selection signal (R) from the output selection register (6) and another selection signal (S) from an output selection memory cell section (4) of the non-volatile semiconductor memory (10). The selection signal switching circuit (7) selects one of the received selection signals in accordance with a test signal (TS) and outputs the selected selection signal (DS) to a data selection circuit (5). With this arrangement, even after the semiconductor integrated circuit is assembled in a package or a system both of which do not allow to erase the content of the memory, it is possible to verify the operation of the error detection and correction circuit (3).
摘要翻译：在其中包括电可写非易失性半导体存储器（10）和用于检测和校正从半导体存储器读出的数据的错误的错误检测和校正电路（3）的半导体集成电路中，提供了一个输出选择寄存器（6）设置有寄存器设置信号（RS），以便输出具有输出选择寄存器本身的存储内容的电平的选择信号（R）。选择信号切换电路（7）接收来自输出选择寄存器（6）的选择信号（R）和来自非易失性半导体存储器（10）的输出选择存储单元部分（4）的另一选择信号（S）。选择信号切换电路（7）根据测试信号（TS）选择接收到的选择信号中的一个，并将选择的选择信号（DS）输出到数据选择电路（5）。采用这种结构，即使在将半导体集成电路组装到不允许擦除存储器内容的封装或系统中之后，也可以验证错误检测和校正电路（3）的操作。＆lt;图像＆GT;

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式