专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR20180030280A 배선 구조체를 갖는 반도체 소자 审中-公开
标题翻译：具有互连结构的半导体器件
公开(公告)号：KR20180030280A
公开(公告)日：2018-03-22
申请号：KR20160117172
申请日：2016-09-12
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： KIM BYUNG HEE , OSZINDA THOMAS , JUNG DEOK YOUNG , BAEK JONG MIN , YIM TAE JIN
IPC分类号： H01L21/768
CPC分类号： H01L23/5329 , H01L21/76802 , H01L21/76822 , H01L21/76829 , H01L21/76846 , H01L21/76873 , H01L21/76879 , H01L23/5226 , H01L23/53238 , H01L23/53295
摘要： 배선구조체를갖는반도체소자를제공한다. 이반도체소자는콘택구조체를갖는하부구조물상에배치되는식각저지층을포함한다. 상기식각저지층 상에버퍼층이배치된다. 상기버퍼층 상에저-유전체물질로형성되는금속간절연층이배치된다. 상기금속간절연층은서로다른유전율을갖는제1 영역및 제2 영역을포함한다. 상기콘택구조체와전기적으로연결되는플러그부분및 상기플러그부분상의배선부분을포함하는배선구조체가배치된다. 상기플러그부분은상기식각저지층을관통하는제1 부분및 상기금속간절연층 내에배치되며상기제1 부분보다큰 폭을갖는제2 부분을포함하고, 상기배선부분은상기금속간절연층에의해둘러싸이는측면을갖는다.
摘要翻译：提供了包括互连结构的半导体器件。所述器件可以包括在包括接触结构的下部结构上的蚀刻停止层，在蚀刻停止层上的缓冲层，在缓冲层上的包括低k电介质材料的金属间绝缘层。金属间绝缘层可以包括具有第一介电常数的第一区域和具有不同于第一介电常数的第二介电常数的第二区域。该器件还可以包括互连结构，该互连结构包括电连接到接触结构的插头部分和插头部分上的互连部分。插塞部分可以包括延伸穿过蚀刻停止层的第一部分和位于金属间绝缘层中并且具有比第一部分的宽度大的宽度的第二部分。互连部分可以包括由金属间绝缘层围绕的相对的侧表面。

2. 发明公开

KR20180039842A 반도체 장치 제조 방법 审中-公开
公开(公告)号：KR20180039842A
公开(公告)日：2018-04-19
申请号：KR20160131088
申请日：2016-10-11
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： NGUYEN VIET HA , LEE NAE IN , OSZINDA THOMAS , KIM BYUNG HEE , BAEK JONG MIN , YIM TAE JIN
IPC分类号： H01L21/02 , H01L21/768
CPC分类号： H01L21/76814 , H01L21/76877
摘要： 플라즈마공정에의해손상된저유전율절연막의막질을회복(recovery)함으로써, 반도체장치의성능및 신뢰성을개선할수 있는반도체장치제조방법을제공하는것이다. 상기반도체장치제조방법은기판상에, 트렌치를포함하는제1 층간절연막을형성하고, 상기트렌치를채우는금속배선을형성하고, 플라즈마를이용한제1 표면처리공정을통해, 상기금속배선의표면을처리하고, 상기제1 표면처리공정후, 메틸기(-CH)를포함하는회복(recovery) 가스를이용한제2 표면처리공정을통해, 손상된상기제1 층간절연막의표면을처리하고, 표면처리된상기금속배선및 표면처리된상기제1 층간절연막상에, 식각방지막을형성하는것을포함하고, 상기제1 표면처리공정, 상기제2 표면처리공정및 상기식각방지막을형성하는것은인시츄(in-situ)로진행된다.

3. 发明公开

KR20180050824A 반도체 소자 및 그 제조 방법. 审中-公开
公开(公告)号：KR20180050824A
公开(公告)日：2018-05-16
申请号：KR20160147324
申请日：2016-11-07
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： JANG SANG SHIN , YOU WOO KYUNG , HAN KYU HEE , BAEK JONG MIN , NGUYEN VIET HA , KIM BYUNG HEE
IPC分类号： H01L29/49 , H01L21/02 , H01L21/768 , H01L29/06 , H01L29/423 , H01L29/51
CPC分类号： H01L21/7682 , H01L21/76816 , H01L21/76834 , H01L21/76843 , H01L21/76877 , H01L23/5226 , H01L23/528 , H01L23/53238 , H01L23/5329
摘要： 반도체소자는, 제1 및제2 영역의기판상에각각제1 및제2 층간절연막들이구비된다. 상기제1 층간절연막상에서로이격되게배치되는제1 배선구조물들이구비된다. 상기제2 층간절연막에포함되는트렌치내부에제2 배선구조물들이구비된다. 상기제1 배선구조물사이의상기제1 층간절연막의표면및 상기제1 배선구조물의측벽및 상부면상에만선택적으로증착되고, 절연물질을포함하는절연캡핑구조물이구비된다. 상기제1 및제2 배선구조물들상에, 상기제1 배선구조물들사이에에어갭을포함하는제3 층간절연막이포함된다. 상기반도체소자는기생커패시턴스가감소되고높은신뢰성을가질수 있다.

4. 发明公开

KR20120033643A Method of manufacturing low-k porous dielectric film and method of manufacturing semiconductor device using the same 审中-公开
标题翻译：制造低K多孔电介质膜的方法和使用其制造半导体器件的方法
公开(公告)号：KR20120033643A
公开(公告)日：2012-04-09
申请号：KR20100095272
申请日：2010-09-30
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： AHN SANG HOON , KIM BYUNG HEE , NAM SANG DON , HAN KYU HEE , CHOI GIL HEYUN , LEE JANG HEE , BAEK JONG MIN , KIM KYOUNG HEE
IPC分类号： H01L21/31
CPC分类号： H01L21/7682 , H01L21/02126 , H01L21/02337 , H01L21/02348 , H01L21/3105 , H01L21/76829 , H01L2221/1047
摘要： PURPOSE: A porous low-dielectric film manufacturing method and a semiconductor device manufacturing method using the same are provided to reduce an RC(Resistance Capacitance) delay by forming a metal wire with a conductive material which has a low dielectric constant. CONSTITUTION: A low-dielectric film which includes a porogen material is formed on a substrate(S1). The porogen material of the low-dielectric film is removed by projecting first step ultraviolet(UV) rays(S2). A cross-linked porous low-dielectric film is formed by projecting second step UV rays(S3). A passivation process is performed on a porous wall by projecting third step UV rays(S4). A porous low-dielectric film is formed on the substrate(S5).
摘要翻译：目的：提供一种多孔低电介质膜制造方法及使用其的半导体器件制造方法，以通过形成具有低介电常数的导电材料的金属线来减小RC（电阻电容）延迟。构成：在基板（S1）上形成包含致孔剂材料的低介电膜。通过投射第一步紫外线（UV）射线（S2），去除低电介质膜的致孔剂材料。通过投影第二步骤紫外线（S3）形成交联的多孔低电介质膜。通过投影第三步骤紫外线（S4），在多孔壁上进行钝化处理。在基板上形成多孔性低介电膜（S5）。

5. 发明公开

KR20210009040A 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법 审中-公开
公开(公告)号：KR20210009040A
公开(公告)日：2021-01-26
申请号：KR20190085541
申请日：2019-07-16
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： BAEK JONG MIN , KIM JIN YOUNG , SHIN JUN HO
IPC分类号： G11C13/00
摘要： 저항성메모리장치는메모리셀 어레이, 기입/독출회로및 제어회로를포함한다. 상기메모리셀 어레이는복수의워드라인들및 복수의비트라인들에연결되며, 오버기입(overwrite)이가능한복수의저항성메모리셀들을구비한다. 상기기입/독출회로는로우디코더와칼럼디코더를통하여상기메모리셀 어레이에연결되고, 상기메모리셀 어레이의타겟페이지에기입데이터를기입하는기입동작을수행하고, 상기타겟페이지로부터감지된독출데이터를상기기입데이터와비교하여상기기입동작을검증한다. 상기제어회로는어드레스에기초하여상기메모리셀 어레이내에서상기타겟페이지의선택메모리셀의액세스포인트로부터의거리에따라상기선택메모리셀이경험하는저항값을조절하도록상기로우디코더, 상기칼럼디코더및 상기기입/독출회로중 적어도하나를제어한다.

6. 发明公开

KR20200140434A 터치 패널 컨트롤러 및 이를 포함하는 센싱 장치 审中-公开
公开(公告)号：KR20200140434A
公开(公告)日：2020-12-16
申请号：KR20190066785
申请日：2019-06-05
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： KIM CHA DONG , KIM BUM SOO , BAEK JONG MIN , LEE GYEONG GON , LEE JIN CHUL , LEE CHOONG HOON , JO YUN RAE , CHOI YOON KYUNG
IPC分类号： G06F3/041 , G06F3/044
摘要： 본발명의실시예에따른센싱장치는, 복수의제1 센서전극들및 복수의제2 센서전극들을포함하는터치패널, 및상기터치패널로부터센싱신호를획득하고, 상기센싱신호에기초하여사용자입력을검출하는터치패널컨트롤러를포함하고, 상기터치패널컨트롤러는, 제1 전력으로동작하는제1 모드에서, 상기복수의제1 센서전극들및 상기복수의제2 센서전극들중 적어도하나로부터상기센싱신호를획득하고, 상기제1 전력보다작은제2 전력으로동작하는제2 모드및 근접센싱동작을수행하는제3 모드에서, 상기복수의제1 센서전극들및 상기복수의제2 센서전극들중 어느하나로부터제1 송신전극, 제2 송신전극, 및복수의수신전극들을선택한후, 상기제1 송신전극에제1 구동신호를입력하고, 상기제2 송신전극에상기제1 구동신호와 180 도의위상차를갖는제2 구동신호를입력할수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式