专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100377477B1 선형특성을 갖는 전압제어 발진기 失效
标题翻译： 선형특성을갖는전압어어발진기
公开(公告)号：KR100377477B1
公开(公告)日：2003-03-26
申请号：KR1019990037893
申请日：1999-09-07
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 송원철 , 정희범 , 김귀동 , 김성도
IPC分类号： H03B5/12
摘要： PURPOSE: A voltage-controlled oscillator having linear characteristic is provided to make a variation rate uniform without regard to a control voltage, so improve the characteristic of PLL. CONSTITUTION: The device includes a voltage-to-current converter(110) for converting an input control voltage into current, a current providing unit(120) for providing the converted current to an oscillator(130), and a voltage restricting unit(140) for restricting the voltage of the oscillator. The oscillator accepts the converted current to oscillate. The voltage-to-current converter has a buffer for compensating for a threshold voltage at the input port to operate normally from the initial operation state. The converter operates a transistor taking charge of conversion in a linear area to make a voltage/current conversion gain be linear.
摘要翻译：目的：提供具有线性特性的电压控制振荡器，使变化率不受控制电压影响，从而改善PLL的特性。该装置包括用于将输入控制电压转换为电流的电压 - 电流转换器（110），用于将转换后的电流提供给振荡器（130）的电流提供单元（120），以及电压限制单元）用于限制振荡器的电压。振荡器接受转换后的电流进行振荡。电压 - 电流转换器具有缓冲器，用于补偿输入端口处的阈值电压以从初始操作状态正常操作。转换器在线性区域中操作负责转换的晶体管以使电压/电流转换增益为线性。

2. 发明授权

KR100283626B1 지터 흡수 및 직렬-병렬 변환장치 失效
标题翻译：抖动吸收和串并变压器
公开(公告)号：KR100283626B1
公开(公告)日：2001-03-02
申请号：KR1019980052952
申请日：1998-12-03
申请人： 주식회사 케이티 , 한국전자통신연구원
发明人： 김진영 , 김성도 , 정희범
IPC分类号： H04L7/00
摘要： 본 발명의 목적은 고속 데이터 전송에서, 전송 선로가 이상적이지 못하기 때문에 나타나는 지터를 간단한 쉬프트 레지스터로 구성된 완충 버퍼를 이용하여 흡수하고, 동시에, 입력 직렬 데이터에서 추출한 클럭에 독립적인 외부 입력 클럭을 이용하여 데이터를 완충 버퍼에서 읽어내며, 또한 이 클럭을 이용하여 입력 직렬 데이터의 지터가 존재하지 않는 병렬 데이터로 출력하도록 하는 지터 흡수 및 직렬-병렬 변환장치를 제공함에 있다. 이와같은 본 발명은 완충 버퍼(elastic buffer)와 직렬-병렬 변환 장치를 결합함으로써, 고속 회로에서 중요한 요소인 간단한 회로 구성으로 구현이 가능하고, 디지털 회로로만 구성되어 있기 때문에 직접회로가 가능하며, 쉬프트레지스터와 타이밍 신호 장치만 변경하면 슬립 비트(slip bit)수를 증가시킬 수 있는 효과가 있다.

3. 发明授权

KR100248426B1 동기식 디지탈 계위 기반의 비동기 전달 방식 통신에서 자동 초기화기능을 가진 동기식 전송모듈 타이머의 오류검출 및 자동복구를 위한 리셋신호 생성장치 失效
标题翻译：基于SDH的ATM通信自动恢复的STM-N定时器的故障检测和初始化脉冲发生装置
公开(公告)号：KR100248426B1
公开(公告)日：2000-03-15
申请号：KR1019970070330
申请日：1997-12-19
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 김성도 , 정희범 , 김귀동 , 송원철 , 김경수
IPC分类号： H04L12/28
摘要： 본 발명은 SDH 기반의 ATM 통신에서 STM-n(Synchronous Transport Module-n, n=1,4,16..) 타이머의 오류 검출 및 자동 복구를 위한 리셋 신호 생성장치에 관한 것이다. 본 발명은 두 클럭원간의 스위칭 동작을 비트동기장치의 LOS(Loss Of Signal) 정보로부터 감지하고 이 스위칭으로 인하여 디지털회로가 영향을 받았는지를 OOF(Out Of Frame)와 FPID(Framing Word Detection Indication Signal) 정보로부터 판단한 후에 비정상적인 동작상태로 판단되면 리셋신호를 생성하여 STM-n(n=1,4,16) 프레임 데이터의 타이머회로를 초기화시킴으로써 클럭 글리치에 의한 비정상적인 동작상태에서 자동적으로 복구할 수 있도록 고안된 STM-n(n=1,4,16) 프레임 데이터 처리를 위한 타이머회로의 오류검출 및 자동복구를 위한 리셋신호 생성장치에 관한 것이다.

4. 发明授权

KR100133423B1 프레임 동기 장치(FRAME SYNCHRONIZNG DEVICE) 失效
标题翻译：框架同步装置
公开(公告)号：KR100133423B1
公开(公告)日：1998-04-27
申请号：KR1019940033484
申请日：1994-12-09
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 서정욱 , 김성도
IPC分类号： H04M7/08
CPC分类号： H04J3/0608
摘要： 본 발명은 ITU-T 권고안에 따른 광대역 종합 정보 통신망(Broadband Integrated Service Digital Network)의 STM-4C(Syncbronous Transport Module-4 Concatenation) 구조에서의 프레임 동기 장치에 관한 것으로서, STM-4C급 고속수신데이타에 대하여 프레임바이트를 검출하고 검출된 시간을 기준으로 바이트를 정렬하여 프레임 데이터를 8비트 병렬 데이터로 만들어 보내고 프레임 바이트를 8분주된 저속 클럭으로 연속적으로 검출하여 프레임동기를 찾는다. 이로써, 소모전력을 줄일 수 있고 하드웨어의 양을 줄일 수 있다.

5. 发明公开

KR1019960025124A 클럭 버퍼링 회로 失效
标题翻译：时钟缓冲电路
公开(公告)号：KR1019960025124A
公开(公告)日：1996-07-20
申请号：KR1019940036370
申请日：1994-12-23
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 김성도 , 정희범 , 서정욱 , 송원철 , 이훈복
IPC分类号： G06F15/16
摘要： 바이트 단위의 병렬처리에서, 각각의 클럭버퍼를 통하여 클럭이 제공될 때 발생되는 클럭스큐를 개선하기 위한 클럭버퍼링회로의 구조가 개시된다.
하나의 클럭원에 연결되어 있는 특정한 하나의 클럭버퍼는 입력되는 8비트데이타 중에서 특정한 1비트를 선택하여 이 비트와 연관된 저장소자에게만 클럭을 제공한다.
이로써, 특정한 하나의 데이타 비트는 집적회로 내에서 저장소자로 랫치될 때 하나의 클럭으로 처리되므로 자동배치배선 등으로 인한 클럭스큐를 줄일 수 있다.

6. 发明公开

KR1019960025022A 동기전송 시스템의 프레이밍 바이트 에러 검출기 失效
标题翻译：同步传输系统的帧错误检测器
公开(公告)号：KR1019960025022A
公开(公告)日：1996-07-20
申请号：KR1019940036369
申请日：1994-12-23
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 김성도 , 서정욱 , 정희범 , 송원철 , 이훈복
IPC分类号： H04L7/08
摘要： STM-1 또는 STM-4신호의 프레이밍 바이트에서 간헐적으로 발생하는 전송오류를 감지하고자하는 장치로서, 현재 ITU-T에서는 간헐적인 프레이밍 바이트에서의 오류에 대한 감시방안에 대해서는 특별하게 권고하고 있지 있다.
바이트 스트림으로 전송하는 STM-1 또는 STM-4 신호의 프레이밍 바이트를 확인하기 위해서는 155Mbps STM-1의 경우에는 3개의 A1바이트와 3개의 A2바이트에 대한 6개의 감시레지스터가 필요하고, 더우기 622Mbps STM-4의 경우에는 프레이밍 바이트를 감시하기 위해서만 24개의 감시 레지스터가 필요하다.
프레임동기된 STM-1 또는 STM-4 신호를 수신하여 프레이밍 바이트에 대해서만 BIP-8코드를 계산하고 프레이밍 바이트가 아닌 구간에서는 지금까지 계산된 BIP-8코드를 그대로 유지하고 있다가 다음 번에 수신되는 프레이밍 바이트에서 연속적으로 BIP-8코드를 계산한다.
외부의 중앙처리장치에 의해 해당 레지스터가 읽혀지며 그때까지의 계산된 BIP-8 코드값이 데이타 버스로 보내지고 BIP-8코드를 생성하는 코드생성기는 클리어되어 다음번에 수신되는 프레이밍 바이트에서 새로운 BIP-8코드를 계산한다.
이로써, 다음번에 이 레지스터가 읽혀질 때 까지의 시간구간 동안에 프레이밍 바이트에서의 전송오류를 하나의 레지스터를 이용하여 확인할 수 있다.

7. 发明公开

KR1020000038090A 지터 흡수 및 직렬-병렬 변환장치 失效
标题翻译：抖动吸收和串联并联转换装置
公开(公告)号：KR1020000038090A
公开(公告)日：2000-07-05
申请号：KR1019980052952
申请日：1998-12-03
申请人： 주식회사 케이티 , 한국전자통신연구원
发明人： 김진영 , 김성도 , 정희범
IPC分类号： H04L7/00
摘要： PURPOSE: A jitter absorption and serial-parallel conversion device is provided to simplify a structure of a circuit by combining an elastic buffer and a serial-parallel converter. CONSTITUTION: A jitter absorption and serial-parallel conversion device comprises a timing signal generator(102), a first and a second shift register(101,102), a 2:1 selector(104), a 1 byte register(105), and a 2 byte register(106). The timing signal generator generates a selection signal and a parallel load signal as a timing signal. The first and the second shift registers comprise a first to a fourth flipflop to store serial data. The 2:1 selector outputs selectively the input data stored in the first and the second shift registers. The 1-byte register converts the data output from the 2:1 selector to parallel data. The 2 byte register latches the parallel data output from the 1 byte register.
摘要翻译：目的：提供抖动吸收和串并转换装置，通过组合弹性缓冲器和串并联转换器来简化电路的结构。构成：抖动吸收和串并转换装置包括定时信号发生器（102），第一和第二移位寄存器（101,102），2：1选择器（104），1字节寄存器（105）和 2字节寄存器（106）。定时信号发生器产生选择信号和并行负载信号作为定时信号。第一和第二移位寄存器包括用于存储串行数据的第一至第四触发器。 2：1选择器选择性地输出存储在第一和第二移位寄存器中的输入数据。 1字节寄存器将从2：1选择器输出的数据转换为并行数据。 2字节寄存器锁存从1字节寄存器输出的并行数据。

8. 发明授权

KR100194634B1 선입선출에서 읽기-쓰기 포인터의 오류검출 및 자동복구장치 失效
标题翻译：错误检测和自动恢复先入先出的读写指针
公开(公告)号：KR100194634B1
公开(公告)日：1999-06-15
申请号：KR1019960064192
申请日：1996-12-11
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 김성도 , 정희범 , 송원철
IPC分类号： H04L29/02
摘要： 본 발명은 FIFO에서 읽기-쓰기포인터의 오류검출 및 자동복구장치에 관한 것이다. 종래 FIFO의 경우에는 읽기-쓰기포인터의 초기화 실패로 인한 비정상적인 읽기-쓰기포인터 상태에서 FIFO가 동작하게 되면 FIFO 고유의 특성인 First-In First-Out 기능을 상실하게 되고 재초기화 없이는 영원히 복구되지 않는 문제점이 있었다. 이를 해결하기 위해 본 발명은 쓰기 동작에서 레지스터로 유효 데이터를 저장하면서 무조건 해당 레지스터의 할당된 FULL_FLAG 신호를 인에이블 시키지 않고 그 때의 읽기-쓰기포인터 관계와 읽기 포인터가 위치한 레지스터의 EMPTY_FLAG 신호를 확인하여 그 결과에 따라 선택적으로 인에이블 시킴으로서 초기에 약간의 데이터 손실은 존재하지만 불필요한 재초기화 동작이나 이로 인한 테이터 전송의 단절없이 자동적으로 First-In First-Out 기능을 복구하게 하는 FIFO에서 읽기-쓰기포인터의 오류검출 및 자동복구장치를 제안한 것이다.

9. 发明授权

KR100178494B1 클럭신호 조절기를 가진 비동기 리셋 신호 동기장치 失效
标题翻译：具有时钟信号控制器的异步复位信号同步装置
公开(公告)号：KR100178494B1
公开(公告)日：1999-04-01
申请号：KR1019960068946
申请日：1996-12-20
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 정희범 , 김성도 , 송원철
IPC分类号： H03L7/00
摘要： 본 발명은 동기식 회로 시스템으로 입력되는 비동기 리셋(reset) 신호를 시스템 클럭으로 동기화시키고 동기화된 리셋 신호로 시스템을 정확히 초기화시키기 위하여, 동기화된 리셋 신호가 천이하는 부근에서 클럭신호가 존재하지 않도록 구성한, 클럭신호 조절기를 가진 비동기 리셋 신호 동기장치에 관한 것이다. 본 발명에 따른 비동기 리셋 신호 동기장치는, 외부로부터 시스템을 리셋시켜 주기 위한 비동기성의 리셋 신호인 RESET 신호를 입력으로 하고 외부로부터 시스템을 동작시키기 위한 클럭신호인 CLK를 입력으로 하는 제1 D-형 플립플롭(1), 제1 인버터(8), 제2 인버터(9), 제2 D-형 플립플롭(2), 제3 인버터(10), 제3 D-형 플립플롭(3), 제4 D-형 플립플롭(4), 제5 D-형 플립플롭(5), 2-입력 배타적 NOR 게이트(6) 및 2-입력 AND 게이트(7)로 이루어져, 상기 RESET 신호로부터 CLK에 동기된 리셋신호인 RESET_I를 생성시키고, RESET_I의 천이점 전후의 임의의 구간에서만 발진이 억제된 클럭신호인 CLK_I를 생성하도록 구성된 것을 특징으로 한다. 본 발명에 따른 비동기 리셋 신호 동기장치는, RESET_I의 천이점 전후의 임의의 구간 만을 CLK_I의 발진을 억제시켜 주고, 글리치가 없는 CLK_I를 제공하여 주므로, 정확하고 안정된 시스템 초기화 장치로 사용될 수 있을 뿐 아니라, 반도체 집적회로 설계에 있어서 시뮬레이션시 초기화 작업을 매우 용이하게 수행할 수가 있다.

10. 发明授权

KR100150237B1 동기전송 시스템의 프레이밍 바이트 에러 검출기 失效
标题翻译：同步传输系统框架字节错误检测器
公开(公告)号：KR100150237B1
公开(公告)日：1998-11-02
申请号：KR1019940036369
申请日：1994-12-23
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 김성도 , 서정욱 , 정희범 , 송원철 , 이훈복
IPC分类号： H04L7/08
摘要： 본 발명은 프레임동기된 STM-1 또는 STM-4 신호를 수신하여 저속의 병렬 신호로 변환한 후, 프레이밍 바이트에 대해서만 BIP-8 코드를 계산하고 프레이밍 바이트가 아닌 구간에서는 지금까지 계산된 BIP-8 코드를 그대로 유지하고 있다가 다음 번에 수신되는 프레이밍 바이트에서 연속적으로 BIP-8 코드를 계산하고, 외부의 중앙처리장치에 의해 해당 레지스터가 읽혀지면 그때까지의 계산된 BIP-8 코드값이 데이타 버스로 보내지고 BIP-8 코드를 생성하는 코드생성기는 클리어되어 다음번에 수신되는 프레이밍 바이트에서 새로운 BIP-8 코드를 계산하는 동기 전송 시스템의 프레이밍 바이트 에러 검출기에 관한 것으로서, 다음번에 이 레지스터가 읽혀질 때 까지의 시간구간 동안에 프레이밍 바이트에서의 전송오류를 하나의 레지스터를 이용하여 확인할 수 있다는 장점이 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式