专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101818673B1 액정 표시 장치의 직류 전압 변환 회로 有权
公开(公告)号：KR101818673B1
公开(公告)日：2018-01-17
申请号：KR1020110103231
申请日：2011-10-10
申请人： 한국전자통신연구원 , 건국대학교 산학협력단
发明人： 피재은 , 박기찬 , 임홍균 , 김준동 , 김연경 , 김지선 , 유병곤 , 박상희 , 오힘찬 , 유민기 , 황치선
IPC分类号： G09G3/36 , H02M3/155
CPC分类号： H02M3/073 , G09G3/3696 , H02M2003/077
摘要： 본발명은액정표시장치의직류전압변환회로에관한것으로서, 복수의박막트랜지스터를포함하고, 상기복수의박막트랜지스터가교대로온오프되어액정표시장치를구동하기위한전압을출력하는주 펌핑회로부; 및클럭신호반전에의해상기복수의박막트랜지스터의게이트에인가되는전압을제어하는스위치제어신호발생부를포함하되, 각각의박막트랜지스터는양의게이트-소스전압이인가되어온되고, 음의게이트-소스전압이인가되어오프되는것을특징으로한다.

2. 发明公开

KR1020150069317A 중첩된 펄스들을 출력하는 게이트 드라이버 회로 审中-实审
标题翻译：门控驱动电路输出超音波脉冲
公开(公告)号：KR1020150069317A
公开(公告)日：2015-06-23
申请号：KR1020130155593
申请日：2013-12-13
申请人： 한국전자통신연구원 , 건국대학교 산학협력단
发明人： 피재은 , 박상희 , 유민기 , 황치선 , 권오상 , 박은숙 , 박기찬 , 김연경
IPC分类号： G09G3/20
CPC分类号： H03K3/012 , H03K4/026 , H03K5/01 , H03K5/05
摘要： 본발명의실시예에따른게이트드라이버회로는복수의스테이지들을포함하고, 각각의스테이지는다이오드커넥션을이루는두 개의입력트랜지스터로구성된입력부, 풀-업트랜지스터와부트스트랩커패시터로구성된풀-업부, 각각두 개의트랜지스터로구성된제 1 및제 2 풀-다운부를포함한다. 실시예에따라서, 입력부및 풀-업부사이의노드에연결된입력커패시터를더 포함할수 있다. 그리고, 출력단자에연결되어하이상태나로우상태의출력신호를다음스테이지로전송하도록구성된캐리부를더 포함할수 있다. 본발명에의하면, 공핍모드특성을갖는산화물박막트랜지스터를안정적으로동작시킬수 있고, 소비전력도감소시킬수 있다. 또한, 게이트드라이버회로의각 스테이지의출력파형이이전스테이지의출력파형과절반씩중첩되게출력함으로써픽셀의충전시간을늘릴수 있다.
摘要翻译：根据本发明实施例的栅极驱动器电路包括多个级。每个级包括输入部分，其包括二极管连接的两个输入晶体管，由上拉晶体管和自举电容器组成的上拉部分，以及由两个晶体管组成的下拉部分。根据实施例，本发明还包括连接到输入部分和上拉部分之间的节点的输入电容器。本发明还包括一个进位部分，连接到一个输出端，并将一个高或低状态的输出信号传送到下一级。根据本发明，可以稳定地操作具有耗尽特性的氧化物薄膜晶体管。功耗可以降低。此外，栅极驱动电路的各级的输出波形与前一级的输出波形重叠，然后被输出。由此，可以延长像素的充电时间。

3. 发明公开

KR1020140029111A 단일 입력 레벨 시프터 审中-实审
标题翻译：单输入电平变换器
公开(公告)号：KR1020140029111A
公开(公告)日：2014-03-10
申请号：KR1020130009285
申请日：2013-01-28
申请人： 한국전자통신연구원 , 건국대학교 산학협력단
发明人： 피재은 , 박기찬 , 김상연 , 김준동 , 김연경 , 임홍균 , 박상희 , 유병곤 , 황치선 , 김종우 , 권오상 , 유민기
IPC分类号： G09G3/20 , G09G3/36
摘要： A single-input type level shifter according to an embodiment of the present invention comprises: an input unit which authorizes a voltage power to a first node in response to an input signal and applies the input signal to a second node in response to a reference signal; a boot strapping unit which authorizes the voltage power to the second node according to different levels of the first node; an output unit which authorizes the input signal to an output terminal in response to the reference signal so that it can apply the voltage power to the output terminal according to the different voltage levels of the first node; and the boot strapping unit includes a capacitor which is located in between the first and the second node. The boot strapping unit increases the voltage level of the first node higher than that of the voltage power once the input signal is converted from a first voltage level into a second voltage level.
摘要翻译：根据本发明的实施例的单输入型电平移位器包括：输入单元，其响应于输入信号授权对第一节点的电压功率，并响应于参考信号将输入信号施加到第二节点 ; 启动捆扎单元，其根据所述第一节点的不同级别授权所述第二节点的电压功率; 输出单元，其响应于参考信号向输出端授权输入信号，使得其可以根据第一节点的不同电压电平向输出端施加电压功率; 并且所述引导带捆绑单元包括位于所述第一和第二节点之间的电容器。一旦输入信号从第一电压电平转换为第二电压电平，启动带捆绑单元就增加第一节点的电压高于电压功率的电压电平。

4. 发明公开

KR1020130038722A 액정 표시 장치의 직류 전압 변환 회로 审中-实审
标题翻译：液晶显示器直流电压转换电路
公开(公告)号：KR1020130038722A
公开(公告)日：2013-04-18
申请号：KR1020110103231
申请日：2011-10-10
申请人： 한국전자통신연구원 , 건국대학교 산학협력단
发明人： 피재은 , 박기찬 , 임홍균 , 김준동 , 김연경 , 김지선 , 유병곤 , 박상희 , 오힘찬 , 유민기 , 황치선
IPC分类号： G09G3/36 , H02M3/155
CPC分类号： H02M3/073 , G09G3/3696 , H02M2003/077
摘要： PURPOSE: A direct current voltage conversion circuit of a liquid crystal display device is provided to correspond to the dispersion of broad threshold voltage by applying positive gate source voltage when turning on a TFT(Thin Film Transistor), and applying negative gate source voltage when turning off the TFT. CONSTITUTION: A main pumping circuit part(710) comprises multiple TFTs(M1-M8). The multiple TFTs are turned on and off by turns. A main pumping circuit part outputs voltage for driving a liquid crystal display device. A switch control signal generating part(720) controls the voltage applied to the gate of multiple thin film transistors with a clock signal inversion.
摘要翻译：目的：提供液晶显示装置的直流电压转换电路，以便在开启TFT（薄膜晶体管）时施加正栅极源电压，并在转动时施加负栅极源电压，以对应于宽阈值电压的偏差关掉TFT。构成：主泵电路部分（710）包括多个TFT（M1-M8）。多个TFT轮流打开和关闭。主泵电路部分输出用于驱动液晶显示装置的电压。开关控制信号生成部（720）通过时钟信号反转来控制施加到多个薄膜晶体管的栅极的电压。

5. 发明授权

KR102027420B1 단일 입력 레벨 시프터 有权
公开(公告)号：KR102027420B1
公开(公告)日：2019-10-02
申请号：KR1020130009285
申请日：2013-01-28
申请人： 건국대학교 산학협력단
发明人： 피재은 , 박기찬 , 김상연 , 김준동 , 김연경 , 임홍균 , 박상희 , 유병곤 , 황치선 , 김종우 , 권오상 , 유민기
IPC分类号： H03K17/30 , H03K19/0185

6. 发明授权

KR101936204B1 산화물 박막 트랜지스터 기반의 게이트 드라이버 有权
公开(公告)号：KR101936204B1
公开(公告)日：2019-01-08
申请号：KR1020130054770
申请日：2013-05-15
申请人： 건국대학교 산학협력단
发明人： 피재은 , 박기찬 , 임홍균 , 김준동 , 김연경 , 박상희 , 유민기 , 권오상 , 유병곤
IPC分类号： G09G3/20 , H01L29/786

7. 发明授权

KR101451090B1 두 개의 클록으로 안정적인 출력 신호를 생성하기 위한 게이트 드라이버 회로 有权
标题翻译：用于生成使用两个时钟的稳定输出信号的门控驱动电路
公开(公告)号：KR101451090B1
公开(公告)日：2014-10-15
申请号：KR1020130014451
申请日：2013-02-08
申请人： 건국대학교 산학협력단
发明人： 박기찬 , 김연경 , 임홍균 , 김상연 , 김준동
IPC分类号： G09G3/20
摘要： 본 발명은 트랜지스터의 문턱전압이 음의 값일 때에도 두 개의 클록으로 안정적인 출력 신호를 생성하기 위한 회로에 있어서, 제1클록신호를 제공 받고, 풀업 제어노드에 따라 출력노드의 출력신호를 풀업시키는 트랜지스터를 포함하는 풀업부; 상기 풀업부와 연결되고, 제2클록신호를 제공 받으며, 상기 출력신호가 소정 전압 이하로 떨어지지 않도록 하는 트랜지스터를 포함하는 출력 안정화부; 전단의 출력 및 상기 제2클록신호를 제공 받아, 상기 풀업 제어노드를 제어하는 제1 풀업 제어노드 제어부; 후단의 출력 및 상기 제2클록신호를 제공 받아, 상기 풀업 제어노드를 제어하는 제2 풀업 제어노드 제어부; 상기 제1클록신호 및 상기 제2클록신호를 제공 받아, 상기 출력신호를 풀다운시키는 트랜지스터를 포함하는 풀다운부; 및 상기 전단의 출력 및 상기 제2클록신호를 제공받아, 상기 풀다운부가 풀다운하지 않아야 할 때를 판단하여 이를 제어하는 풀다운제어부를 포함하되, 상기 풀업 제어노드는 상기 제1 풀업 제어노드 제어부와 입력 캐패시터를 통해 연결되어 있으면서 상기 출력노드와 부트스트랩 캐패시터를 통해 연결되어 있고, 상기 풀다운부에는 상기 제1클록신호가 제1 풀다운 제어캐패시터를 통해 입력되고, 상기 풀다운제어부에는 상기 전단의 출력이 제2 풀다운 제어캐패시터를 통해 입력되고, 상기 제1 클록신호 및 상기 제2 클록신호는 교대로 번갈아가며 하이(High) 또는 로우(Low)의 전압으로서 입력되는 것을 특징으로 하는 회로를 개시한다. 본 발명에 의하면, 트랜지스터의 문턱전압이 음의 값일 때에도 두 개의 클록으로 안정적인 출력 신호를 생성함으로써, 회로의 입력신호배선의 연결을 간단하게 할 수 있고, 회로의 소비전력을 감소시킬 수 있다.

8. 发明公开

KR1020130129124A 산화물 박막 트랜지스터 기반의 게이트 드라이버 审中-实审
标题翻译：基于氧化硅的栅极驱动器
公开(公告)号：KR1020130129124A
公开(公告)日：2013-11-27
申请号：KR1020130054770
申请日：2013-05-15
申请人： 건국대학교 산학협력단
发明人： 피재은 , 박기찬 , 임홍균 , 김준동 , 김연경 , 박상희 , 유민기 , 권오상 , 유병곤
IPC分类号： G09G3/20 , H01L29/786
CPC分类号： G09G3/20 , H01L27/1225
摘要： The present invention relates to a gate driver based on oxide thin-film transistors and comprises: an input part including an input transistor to which a carry signal (CR) of the previous stage is applied; a pull-up part including a pull-up transistor which receives a first clock signal (CLKo) and generates an output signal; a dual pull-down part including a first pull-down transistor and a second pull-down transistor which are alternately turned on and off and connect an output node to a first ground voltage (VSS); a pull-down control part controlling the first and second pull-down transistors so that the transistors are not turned on when the output node is pulled up; and a carry control part stabilizing the output of the next stage by periodically lowering an output carry voltage when the output node is maintained at the first ground voltage.
摘要翻译：本发明涉及一种基于氧化物薄膜晶体管的栅极驱动器，包括：输入部分，包括施加前一级的进位信号（CR）的输入晶体管; 上拉部分，包括接收第一时钟信号（CLKo）并产生输出信号的上拉晶体管; 包括交替地导通和关断并将输出节点连接到第一接地电压（VSS）的第一下拉晶体管和第二下拉晶体管的双下拉部分; 控制第一和第二下拉晶体管的下拉控制部分，使得当输出节点被上拉时晶体管不导通; 以及进位控制部分，当输出节点保持在第一接地电压时，通过周期性地降低输出进位电压来稳定下一级的输出。

9. 发明公开

KR1020140101152A 두 개의 클록으로 안정적인 출력 신호를 생성하기 위한 게이트 드라이버 회로 有权
标题翻译：用于生成使用两个时钟的稳定输出信号的门控驱动电路
公开(公告)号：KR1020140101152A
公开(公告)日：2014-08-19
申请号：KR1020130014451
申请日：2013-02-08
申请人： 건국대학교 산학협력단
发明人： 박기찬 , 김연경 , 임홍균 , 김상연 , 김준동
IPC分类号： G09G3/20
摘要： The present invention relates to a gate driver circuit for generating a stable output signal using two clocks. A gate driver circuit according to one embodiment of the present invention includes a transistor which receives a signal and pulls up the output signal of an output node according to a pull up control node; an output stabilization part; a first pull up control node control part; a second pull up control nod control part; a pull down part; and a pull down control part.
摘要翻译：本发明涉及一种用于使用两个时钟产生稳定输出信号的栅极驱动器电路。根据本发明的一个实施例的栅极驱动器电路包括：晶体管，其根据上拉控制节点接收信号并提取输出节点的输出信号; 输出稳定部分; 第一上拉控制节点控制部分; 第二个上拉控制点控制部分; 下拉部分; 和下拉控制部分。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式