专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101491193B1 ＳＲＡＭ 워드라인 커플링 노이즈 제한 有权
标题翻译： SRAM字线耦合噪声限制
公开(公告)号：KR101491193B1
公开(公告)日：2015-02-06
申请号：KR1020100057244
申请日：2010-06-16
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 리아우존-즈하이 , 랴오헝-젠
IPC分类号： G11C11/41 , G11C8/08
CPC分类号： G11C5/063 , G11C11/412 , G11C11/413
摘要： 멀티-포트 RAM 셀에 대한 DC모드 워드라인 커플링 노이즈 제한 회로가 개시된다. 이 회로는 SRAM 어레이를 포함할 수 있다. SRAM 어레이는 칼럼과 로우의 교차점에 형성된 SRAM 셀을 가지는 복수 개의 칼럼 및 복수 개의 로우를 포함한다. 각각의 SRAM 셀은 제 1 워드라인 컨덕터 및 제 2 워드라인 컨덕터를 가진다. 제 1 워드라인 컨덕터는 제 1 커플링 노이즈 제한 회로에 연결된다. 제 1 커플링 노이즈 제한 회로는 인버터 및 n-타입 MOSFET를 포함한다. 인버터는 여타의 n-타입 MOSFET 및 p-타입 MOSFET를 가진다.

2. 发明授权

KR101150560B1 국부 제어 회로에서 레벨 시프터를 이용하는 워드라인 드라이버 有权
标题翻译：在本地控制电路上使用电平变换器的字线驱动器
公开(公告)号：KR101150560B1
公开(公告)日：2012-06-11
申请号：KR1020100063601
申请日：2010-07-01
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 루청-지 , 리쳉-헝 , 랴오헝-젠 , 첸수-순 , 쳉홍-첸 , 우청-이 , 찬드라우뿌사라트
IPC分类号： G11C8/08 , G11C8/04 , G11C5/14
CPC分类号： G11C8/08 , G11C8/10
摘要： 본 발명의 실시 예 중 대표적인 회로 장치는, 제 1 어드레스 신호의 수신에 대한 반응으로써 제 1 어드레스 신호를 제 1 전압 레벨로부터 제 2 전압 레벨로 시프트하여 레벨 시프트된 제 1 어드레스 신호를 제공하는 레벨 시프터를 가지는 국부 제어 회로 및 복수 개의 어드레스 신호를 수신하기 위한 하나 이상의 입력단을 가지는 워드라인 드라이버를 포함하며, 하나 이상의 입력단은 레벨 시프트된 제 1 어드레스 신호를 수신하는 국부 제어 회로에 연결된 제 1 입력단 및 메모리 셀 어레이의 워드라인에 전기적으로 연결된 출력단을 포함한다.

3. 发明公开

KR1020100110752A 극저 누설 메모리 아키택쳐 无效
标题翻译：超低泄漏存储器架构
公开(公告)号：KR1020100110752A
公开(公告)日：2010-10-13
申请号：KR1020100030536
申请日：2010-04-02
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 리쳉-헝 , 랴오헝-젠
IPC分类号： G11C5/14 , G11C7/10 , G11C7/22
CPC分类号： G11C11/413 , G11C5/063
摘要： PURPOSE: An ultra low leakage memory architecture is provided to secure data-retention performance without the increase of a leakage current by reducing the variation of data-retention power supply voltages. CONSTITUTION: A first memory macro(MAC1) is connected to an active power supply line(PS1) and a data-retention power supply line. The first memory macro includes a memory cell array and switches(SW-A,SW-B). The data-retention power supply line is positioned outside the memory macro. A low leakage mode control pin(Pin-1) is connected from the inside to the outside of the first memory macro. A control logic circuit(CL) connects a low leakage mode control pin with the switch.
摘要翻译：目的：提供超低泄漏存储器架构，通过减少数据保持电源电压的变化来保证数据保持性能，而不会增加泄漏电流。构成：第一个存储器宏（MAC1）连接到有源电源线（PS1）和数据保持电源线。第一存储器宏包括存储单元阵列和开关（SW-A，SW-B）。数据保持电源线位于存储器宏的外部。低泄漏模式控制引脚（Pin-1）从第一个存储器宏的内部连接到外部。控制逻辑电路（CL）将低泄漏模式控制引脚与开关连接。

4. 发明公开

KR1020110093552A 국부 제어 회로에서 레벨 시프터를 이용하는 워드라인 드라이버 有权
标题翻译：在本地控制电路上使用电平变换器的字线驱动器
公开(公告)号：KR1020110093552A
公开(公告)日：2011-08-18
申请号：KR1020100063601
申请日：2010-07-01
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 루청-지 , 리쳉-헝 , 랴오헝-젠 , 첸수-순 , 쳉홍-첸 , 우청-이 , 찬드라우뿌사라트
IPC分类号： G11C8/08 , G11C8/04 , G11C5/14
CPC分类号： G11C8/08 , G11C8/10
摘要： PURPOSE: A word-line driver using level shifter at a local control circuit is provided to reduce the number of a level shift used in a dual power memory device by implementing the level shifter in a local control circuit. CONSTITUTION: In a word-line driver using level shifter at a local control circuit, local control circuits(220,225) have level shifters(210,215). A level shifter shifts an address signal from a first voltage level to a second voltage level. The level shifter supplies the level-shifted address signal. A word line driver comprises a first input terminal. The first input terminal receives the level-shifted first address signal. The word line driver has at least one input terminal and output terminal. The output terminal is connected to the word line of the memory cell array.
摘要翻译：目的：提供在本地控制电路上使用电平移位器的字线驱动器，以通过在本地控制电路中实现电平移位器来减少在双功率存储器件中使用的电平移位的数量。构成：在本地控制电路中使用电平移位器的字线驱动器中，本地控制电路（220,225）具有电平移位器（210,215）。电平移位器将地址信号从第一电压电平移位到第二电压电平。电平移位器提供电平移位的地址信号。字线驱动器包括第一输入端。第一输入端子接收电平移位的第一地址信号。字线驱动器具有至少一个输入端子和输出端子。输出端子连接到存储单元阵列的字线。

5. 发明公开

KR1020110079467A ＳＲＡＭ 워드라인 커플링 노이즈 제한 有权
标题翻译： SRAM字线耦合噪声限制
公开(公告)号：KR1020110079467A
公开(公告)日：2011-07-07
申请号：KR1020100057244
申请日：2010-06-16
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 리아우존-즈하이 , 랴오헝-젠
IPC分类号： G11C11/41 , G11C8/08
CPC分类号： G11C5/063 , G11C11/412 , G11C11/413 , G11C11/417 , G11C7/02 , G11C8/14
摘要： PURPOSE: A SRAM word-line coupling noise restriction is provided to minimize noise bounce between selected word line and unselected word line by including a DC mode word line coupling noise limiter circuit. CONSTITUTION: In a SRAM word-line coupling noise restriction, an SRAM array(2100) comprises a plurality of columns and a plurality of lows which are crossed and has an SRAM cell in crossing thereof. Each SRAM cell has a first word line conductor and a second word line conductor. The first word line conductor is connected to a first coupling noise limiter circuit. The first coupling noise limiter circuit(2200a) comprises an inverter and an n-type MOSFET The inverter has the n-type MOSFET and a p-type MOSFET.
摘要翻译：目的：提供SRAM字线耦合噪声限制，以通过包括DC模式字线耦合噪声限制器电路来最小化所选字线和未选字线之间的噪声反弹。构成：在SRAM字线耦合噪声限制中，SRAM阵列（2100）包括交叉的多个列和多个低电平，并且具有与其交叉的SRAM单元。每个SRAM单元具有第一字线导体和第二字线导体。第一字线导体连接到第一耦合噪声限制器电路。第一耦合噪声限制器电路（2200a）包括逆变器和n型MOSFET。逆变器具有n型MOSFET和p型MOSFET。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式