专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020110126305A 어드레스 변환을 이용한 반도체 소자 테스트 장치 및 이를 이용한 테스트 방법 无效
标题翻译：用于使用地址转换来测试半导体器件的装置和方法
公开(公告)号：KR1020110126305A
公开(公告)日：2011-11-23
申请号：KR1020100045906
申请日：2010-05-17
申请人： 주식회사이은 , (주)케이디티엘
发明人： 이상식 , 김선환 , 김건
IPC分类号： G01R31/3183 , G01R31/28
摘要： PURPOSE: A semiconductor device testing apparatus using address translation and a testing method using the same are provided to test the booting domain of an object semiconductor device using a signal which includes an offset address. CONSTITUTION: A signal for testing an object semiconductor device is captured(S110). The signal is captured from the main board or the mother board of a mounting tester which performs a mounting test. The object semiconductor device is tested using the signal which is captured(S130). Offset is established by considering the size of a booting domain(S150). An address which is captured by applying the offset is changed into an offset address(S170). The object semiconductor device is tested according to the offset address(S190).
摘要翻译：目的：提供使用地址转换的半导体器件测试装置和使用其的测试方法，以使用包括偏移地址的信号来测试对象半导体器件的引导域。构成：捕获用于测试物体半导体器件的信号（S110）。该信号从执行安装测试的安装测试器的主板或母板捕获。使用捕获的信号测试对象半导体器件（S130）。通过考虑启动域的大小建立偏移量（S150）。通过应用偏移来捕获的地址被改变为偏移地址（S170）。对象半导体器件根据偏移地址进行测试（S190）。

2. 发明公开

KR1020110032410A 테스트 소켓 리사이클링 방법 无效
标题翻译：回收测试插座的方法
公开(公告)号：KR1020110032410A
公开(公告)日：2011-03-30
申请号：KR1020090089885
申请日：2009-09-23
申请人： 주식회사이은 , (주)케이디티엘
发明人： 이상식 , 김건
IPC分类号： G01R31/26 , H01L21/66
CPC分类号： G01R31/2863 , G01R1/0466 , G01R31/01 , G01R31/2886
摘要： PURPOSE: A method for recycling a test socket is provided to remove contaminants accumulated in the uneven sections of a contact by removing the contaminants of the test socket with a rotation brush and an abrasive. CONSTITUTION: In a method for recycling a test socket, a test socket mounted on a mounting tester is separated from a mounting tester(S100). A fixing guide is installed around a test socket(S110). The surface of the test socket is etched by a rotation brush and an abrasive(S120). Contaminants attached to the test socket are removed(S130). The contact of the test socket is plated(S140). The fixing guide is removed(S150).
摘要翻译：目的：提供一种回收测试插座的方法，通过用旋转刷和研磨剂去除测试插座的污染物，以去除积聚在接触不平坦部分中的污染物。规定：在回收测试插座的方法中，安装在安装测试仪上的测试插座与安装测试仪分离（S100）。固定导轨安装在测试插座周围（S110）。通过旋转刷和研磨剂来蚀刻测试插座的表面（S120）。附着在测试插座上的污染物被去除（S130）。测试插座的触点电镀（S140）。拆下固定导板（S150）。

3. 发明公开

KR1020110032409A 실장 테스터용 테스트 소켓 장착 방법 无效
标题翻译：在作为应用测试仪使用的印刷电路板上安装测试插座的方法
公开(公告)号：KR1020110032409A
公开(公告)日：2011-03-30
申请号：KR1020090089884
申请日：2009-09-23
申请人： 주식회사이은 , (주)케이디티엘
发明人： 이상식 , 김건
IPC分类号： G01R31/26 , H01L21/66
CPC分类号： G01R31/2863 , G01R1/0466 , G01R31/01 , G01R31/2886
摘要： PURPOSE: A method for mounting a test socket on a printed circuit board used as a application tester is provided to minimize contact resistance by removing the residue and oxide film from the surface of a printed circuit board and plating an exposed copper pattern. CONSTITUTION: In a method for mounting a test socket on a printed circuit board, a semiconductor device mounted on the printed circuit board is removed(S100). Solder remaining in the printed circuit board is removed(S110). The surface is etched until the copper pattern of the printed circuit board is exposed outside. The printed circuit board is washed(S130). The surface of the exposed copper pattern is plated(S140) A test socket is mounted in the printed circuit board(S150).
摘要翻译：目的：提供将测试插座安装在用作应用测试仪的印刷电路板上的方法，以通过从印刷电路板的表面去除残余物和氧化膜并电镀暴露的铜图案来最小化接触电阻。构成：在将测试插座安装在印刷电路板上的方法中，去除安装在印刷电路板上的半导体器件（S100）。除去残留在印刷电路板中的焊料（S110）。蚀刻表面直到印刷电路板的铜图案暴露在外部。印刷电路板被清洗（S130）。暴露的铜图案的表面被电镀（S140）测试插座安装在印刷电路板（S150）中。

4. 发明公开

KR1020100118827A 메모리 반도체 소자의 검사 모듈 无效
标题翻译：半导体存储器件的测试模块
公开(公告)号：KR1020100118827A
公开(公告)日：2010-11-08
申请号：KR1020090037727
申请日：2009-04-29
申请人： 주식회사이은
发明人： 이상식 , 김건
IPC分类号： G01R31/26 , H01L21/66
CPC分类号： G01R31/2863 , G01R1/0466 , G01R31/2879 , G01R31/2884 , G01R31/2896
摘要： PURPOSE: A test module for semiconductor memory device is provided to inspect a memory device on a mother board of an application tester by including a housing for securing a memory module printed circuit board and a cover. CONSTITUTION: A memory module printed circuit board(1) is installed with a socket contacting a memory semiconductor device. A housing(2) secures the memory module printed circuit board. The housing comprises a front housing(30) positioned on the front side of the printed circuit board and a rear housing(20).
摘要翻译：目的：提供一种用于半导体存储器件的测试模块，用于通过包括用于固定存储器模块印刷电路板和盖子的外壳来检查应用测试仪的母板上的存储器件。构成：存储器模块印刷电路板（1）安装有与存储器半导体器件接触的插座。外壳（2）固定内存模块印刷电路板。壳体包括位于印刷电路板的前侧上的前壳体（30）和后壳体（20）。

5. 发明公开

KR1020080109477A 반도체 테스트용 접속 구조 및 이를 이용한 반도체 테스트장치 失效
标题翻译：用于半导体测试和半导体测试仪的相互连接结构
公开(公告)号：KR1020080109477A
公开(公告)日：2008-12-17
申请号：KR1020070057858
申请日：2007-06-13
申请人： 주식회사이은
发明人： 이상식
IPC分类号： H01L21/66
摘要： A syndetic structure for the semiconductor test and semiconductor test device thereof is provided to insulate a communications signal line by using a dielectric part and improve signal integrity by matching impedance using the thickness of the communications signal line and thickness of the dielectric part. A syndetic structure(100) for a semiconductor test device connects 1st PCB performing a first function and 2nd PCB performing a second function. The syndetic structure for the semiconductor test comprises a coaxial line(110), and a first interface block(160) and a second interface block(170). The coaxial line transmits the test signal for the semiconductor test. The first interface block and the second interface block are arranged in the end part exposed of the coaxial line. The coaxial line is connected the first interface block and the second interface block to 1st PCB or 2nd PCB. The coaxial line comprises the communications signal line, the dielectric part, and the ground member. The first interface block and the second interface block comprise the ground contact unit and housing.
摘要翻译：提供其半导体测试和半导体测试装置的集合结构，以通过使用电介质部分来使通信信号线绝缘，并且通过使用通信信号线的厚度和电介质部分的厚度来匹配阻抗来提高信号完整性。用于半导体测试装置的聚合结构（100）连接执行第一功能的第一PCB和执行第二功能的第二PCB。用于半导体测试的集合结构包括同轴线（110）和第一接口块（160）和第二接口块（170）。同轴线传输半导体测试的测试信号。第一接口块和第二接口块布置在同轴线暴露的端部中。同轴线将第一接口块和第二接口块连接到第一个PCB或第二个PCB。同轴线包括通信信号线，电介质部分和接地部件。第一接口块和第二接口块包括接地单元和壳体。

6. 发明公开

KR1020100025088A 기준 ＤＵＴ 보드 및 이를 이용한 반도체 소자의 실장 테스터 失效
标题翻译：测试板下的参考设备和使用该测试板的半导体器件应用测试仪
公开(公告)号：KR1020100025088A
公开(公告)日：2010-03-09
申请号：KR1020080083707
申请日：2008-08-27
申请人： 주식회사이은
发明人： 이상식 , 이인엽 , 함병구 , 이인철 , 이유용 , 김건
IPC分类号： G01R31/3187 , G01R31/26 , H01L21/66
CPC分类号： G01R31/2601 , G01R1/0433 , G01R31/2801 , G01R31/2851 , H01L22/30
摘要： PURPOSE: A reference DUT(Device Under Test) board and a semiconductor device application tester using the same are provided to test a plurality of DUTs quickly without an interference of an external signal by distributing record data and reference data to a test performing unit through a test signal distributer. CONSTITUTION: A reference DUT board(100) is installed on the rear side of a motherboard. A reference DUT is equipped. A controller(200) records log data in the reference DUT. The reference date saved in the standards DUT is deciphered. A test signal division unit(300) distributes record data received a message from controller and the reference date which controller deciphered. A test run part(400) receives the record data and the reference date. A plurality of DUTs are tested.
摘要翻译：目的：提供参考DUT（被测设备）板和使用其的半导体器件应用测试仪，通过将测试执行单元分配记录数据和参考数据通过一个测试信号分配器。规定：在主板背面安装参考DUT板（100）。配备了参考DUT。控制器（200）将参考DUT中的日志数据记录下来。保存在标准DUT中的参考日期被解密。测试信号分割单元（300）分配从控制器接收到的消息的记录数据和解密的控制器的参考日期。测试运行部分（400）接收记录数据和参考日期。测试了多个DUT。

7. 发明公开

KR1020120121320A 직류 고전압 정전류 출력이 가능한 엘이디 구동회로 및 이를 이용한 엘이디 램프 失效
标题翻译： LED驱动电路具有可能的输出稳定型高压直流和LED灯使用它
公开(公告)号：KR1020120121320A
公开(公告)日：2012-11-05
申请号：KR1020110039234
申请日：2011-04-26
申请人： (주) 엠에스피 , 주식회사이은
发明人： 이만순 , 이상식
IPC分类号： H05B37/02
CPC分类号： H05B33/083 , F21V23/004 , F21Y2101/00 , Y02B20/341
摘要： PURPOSE: A LED driving circuit capable of outputting a high voltage DC constant current and an LED lamp using the same are provided to maximize efficiency by forming 3V LED chips in serial to be operated as each LED properties as according to the change of a Vf value. CONSTITUTION: A bridge circuit(1) is combined with a power input terminal(11,12) through a filter(14,15) and a bypass condenser. The filter is composed of a fuse(13), a resistor(R1,R2), and an inductor(L1,L2). A power factor improvement circuit(17) is combined with the bypass condenser. The power factor improvement circuit includes a resistor(R4), a condenser(C4), and a Schottky diode(S1-S3). A drive circuit(2) includes a controller(21), an inductor(L) and a Schottky diode(S4). The cathode side of an LED is combined with a power output terminal(31). The anode side of the LED is combined with a power output terminal(32). Rectifying power from the bridge circuit flows through the drain terminal the controller.
摘要翻译：目的：提供能够输出高压直流恒流的LED驱动电路和使用该LED驱动电路的LED灯，以通过以串联的方式形成3V LED芯片来最大化效率，以根据Vf值的变化作为每个LED特性进行操作。构成：桥式电路（1）通过过滤器（14,15）和旁路冷凝器与电源输入端子（11,12）组合。滤波器由熔断器（13），电阻器（R1，R2）和电感器（L1，L2）构成。功率因数改善电路（17）与旁路冷凝器组合。功率因数改善电路包括电阻器（R4），电容器（C4）和肖特基二极管（S1-S3）。驱动电路（2）包括控制器（21），电感器（L）和肖特基二极管（S4）。 LED的阴极侧与功率输出端子（31）组合。 LED的阳极侧与功率输出端子（32）组合。桥接电路的整流功率通过控制器的漏极端子流过。

8. 发明授权

KR101018683B1 기준 ＤＵＴ 보드 및 이를 이용한 반도체 소자의 실장 테스터 失效
标题翻译：测试板下的参考设备和使用该测试板的半导体器件应用测试仪
公开(公告)号：KR101018683B1
公开(公告)日：2011-03-04
申请号：KR1020080083707
申请日：2008-08-27
申请人： 주식회사이은
发明人： 이상식 , 이인엽 , 함병구 , 이인철 , 이유용 , 김건
IPC分类号： G01R31/3187 , G01R31/26 , H01L21/66
摘要： 본 발명은 반도체 소자의 실장 테스터에 관한 것으로, 특히 기준 DUT 보드를 마더 보드의 후면에 설치하고, 기록 데이터 및 기준 데이터를 테스트 신호 분배부를 통해 하나 이상의 테스트 수행부에 각각 분배하여 전송함으로써 하나 이상의 DUT를 외부의 신호의 간섭없이 신속하게 테스트할 수 있는 반도체 소자의 실장 테스터에 관한 것이다.
본 발명에 따른 마더 보드를 포함하는 반도체 소자의 실장 테스터에 있어서, 상기 마더 보드의 후면에 설치되며, 기준 DUT가 장착되는 기준 DUT 보드; 기록 데이터를 생성하여 상기 기준 DUT에 기록하며, 상기 기준 DUT에 저장된 기준 데이터를 판독하는 제어부; 상기 제어부로부터 수신한 상기 기록 데이터 및 상기 제어부가 판독한 상기 기준 데이터를 분배하는 테스트 신호 분배부; 및 상기 테스트 신호 분배부가 분배한 상기 기록 데이터 및 상기 기준 데이터를 수신하여 하나 이상의 DUT를 테스트하는 하나 이상의 테스트 수행부를 포함하되, 상기 하나 이상의 테스트 수행부 각각은, 상기 하나 이상의 DUT에 상기 기록 데이터를 기록하고, 상기 하나 이상의 DUT에 저장된 상기 기록 데이터에 대응하는 테스트 데이터를 판독하는 테스트 수행 제어부; 및 상기 제어부가 판독한 상기 기준 데이터 및 상기 테스트 수행 제어부가 판독한 상기 테스트 데이터를 비교하는 비교부를 포함하는 것을 특징으로 한다.

9. 发明授权

KR100916589B1 반도체 테스트용 인터커넥터 失效
标题翻译：半导体测试用连接器
公开(公告)号：KR100916589B1
公开(公告)日：2009-09-11
申请号：KR1020070057854
申请日：2007-06-13
申请人： 주식회사이은
发明人： 이상식
IPC分类号： H01L21/66
摘要： 본 발명은 통신 신호 라인을 유전 부재를 이용하여 절연하고 통신 신호 라인의 두께와 유전 부재의 두께를 이용하여 임피던스를 정합하여 신호 무결성을 향상시켜서 반도체 테스트 장치의 오동작을 감소시키는 반도체 테스트용 인터커넥터에 관한 것이다. 본 발명에 따른 반도체 테스트 장치의 테스트용 신호를 전송하는 인터커넥터는 반도체 테스트 장치의 인터커넥터에 있어서, 테스트용 신호를 전송하는 통신 신호 라인; 상기 통신 신호 라인을 절연하는 유전 부재; 및 체결 가능한 하나 이상의 인터페이스 블록을 포함하되, 상기 하나 이상의 인터페이스 블록 각각은 상기 유전 부재를 수납하며, 상기 인터커넥터가 접속하는 구성의 그라운드 단자에 대응하여 돌출되는 그라운드 접촉부를 통하여 그라운드를 제공하는 것을 특징으로 한다.
반도체 테스트, 인터커넥터, 통신 신호 라인, 그라운드, 포고 핀

10. 发明授权

KR100907097B1 반도체 테스트용 접속 구조 및 이를 이용한 반도체 테스트장치 失效
标题翻译：用于半导体测试和半导体测试仪的相互连接结构
公开(公告)号：KR100907097B1
公开(公告)日：2009-07-09
申请号：KR1020070057858
申请日：2007-06-13
申请人： 주식회사이은
发明人： 이상식
IPC分类号： H01L21/66
摘要： 본 발명은 반도체 테스트 장치의 제1 기능을 수행하는 제1 PCB와 제2 기능을 수행하는 제2 PCB를 연결하기 위한 접속 구조에 관한 것으로, 반도체 테스트를 위한 테스트용 신호를 전송하는 동축 라인; 및 상기 동축 라인의 노출된 양 단부에 각각 배치되어 상기 동축 라인을 상기 제1 PCB 및 상기 제2 PCB에 각각 접속하는 제1 인터페이스 블록 및 제2 인터페이스 블록을 포함하되, 상기 동축 라인은, 상기 테스트용 신호의 전송을 수행하며 상기 제1 인터페이스 블록 및 상기 제2 인터페이스 블록의 표면에 노출되는 통신 신호 라인; 상기 통신 신호 라인을 절연하는 유전 부재; 및 상기 유전 부재를 수납하며 그라운드를 제공하는 그라운드 부재를 포함하며, 상기 제1 인터페이스 블록 및 상기 제2 인터페이스 블록 각각은, 상기 동축 라인을 수납하며 상기 그라운드 부재와 접속하여 그라운드를 제공하는 하우징; 및 상기 하우징 표면에 상기 제1 PCB 또는 상기 제2 PCB의 그라운드 단자에 접속하기 위한 그라운드 접촉부를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 별도의 그라운드 접지를 위한 과정이 불필요하여 반도체 테스트 장치의 제조가 용이해지며 통신 신호 라인을 유전 부재를 이용하여 절연하고 통신 신호 라인의 두께와 유전 부재의 두께를 이용하여 임피던스를 정합하여 신호 무결성을 향상시켜서 반도체 테스트 장치의 오동작을 감소시킬 수 있다.
삭제

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式