会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 4. 发明授权
    • 소형의 전기접촉단자 및 그 제조방법
    • 小电触点及其相同方法
    • KR101025791B1
    • 2011-04-04
    • KR1020090116779
    • 2009-11-30
    • 조인셋 주식회사
    • 김선기최광휘
    • H01R11/01H01R4/58
    • PURPOSE: A small electric contact terminal and a fabricating method thereof are provided to have low height and excellent restoring force and enable soldering. CONSTITUTION: A small electric contact terminal comprises: a lower metallic film(112); an insulated elastic rubber body(140) which is laminated by placing a conductive rubber coating layer(120) on one surface of the metallic film; at least one slot(124) which is formed on the surface of the insulated elastic rubber body; and a conductive rubber plug(122) which electrically connect the metallic film to the conductive rubber coating layer to the metallic film by being formed on the surface of the insulated elastic rubber body.
    • 目的:提供小的电接触端子及其制造方法以具有低的高度和优异的恢复力并且能够进行焊接。 构成:小的电接触端子包括:下金属膜(112); 绝缘弹性橡胶体(140),其通过在金属膜的一个表面上放置导电橡胶涂层(120)层压; 形成在所述绝缘弹性橡胶体的表面上的至少一个槽(124) 以及通过形成在绝缘弹性橡胶本体的表面上将金属膜与导电橡胶涂层电连接到金属膜的导电橡胶塞(122)。
    • 7. 发明公开
    • 평판형 칩 배리스터
    • 平板式切片机
    • KR1020080055564A
    • 2008-06-19
    • KR1020070002940
    • 2007-01-10
    • 곽성옥조인셋 주식회사
    • 곽성옥최광휘
    • H01C7/10
    • A flat type chip varistor is provided to prevent a ceramic wave from being bent in a sintering process by sintering a single bare chip. A flat type chip varistor includes a flat type varistor ceramic(100), a first electrode(210), and a plurality of second electrodes(220). The first electrode is contacted with a whole rear plane of the flat type varistor ceramic. The second electrodes are partitioned and contacted with a predetermined interval on a surface of the flat type varistor ceramic. The predetermined interval is more than a thickness of the flat type varistor ceramic. The thickness of the flat type varistor ceramic is 40% to 100% of a length or a width of the flat type varistor ceramic.
    • 提供扁平型片式变阻器,以通过烧结单个裸芯片来防止陶瓷波在烧结过程中弯曲。 扁平型片式变阻器包括扁平型变阻器陶瓷(100),第一电极(210)和多个第二电极(220)。 第一电极与扁平型压敏电阻陶瓷的整个后平面接触。 第二电极在平坦型压敏电阻陶瓷的表面上以预定的间隔隔开并接触。 预定间隔大于扁平型压敏电阻陶瓷的厚度。 扁平型压敏电阻陶瓷的厚度为扁平型压敏电阻陶瓷的长度或宽度的40%〜100%。
    • 8. 发明公开
    • 세라믹 부품 및 그 제조방법
    • 陶瓷组件及其相关方法
    • KR1020080010894A
    • 2008-01-31
    • KR1020060071565
    • 2006-07-28
    • 조인셋 주식회사
    • 최광휘조성수김선기
    • H01L23/15
    • H01L21/4807H01L21/3213H01L21/481H01L21/4867H01L21/76H01L21/76832H01L21/76838
    • A ceramic component and a method for manufacturing the same are provided to remove a specific portion of an inner electrode formed on a semiconductor ceramic sheet surface by laser, thereby manufacturing ceramic components having a precise electric characteristic and various specifications. A ceramic component includes an insulating ceramic base, a semiconductor ceramic sheet(200), and an inner electrode(210). The insulating ceramic base is pre-sintered. The semiconductor ceramic sheet is bonded to the insulating ceramic base by interposing a diffusion reaction layer(150) anchored to the surface of the insulation ceramic base. The inner electrode is formed on a surface of the semiconductor ceramic sheet by electro-plating. The inner electrode is formed to surround an outer surface of the semiconductor ceramic sheet. A predetermined portion of the inner electrode is removed in a longitudinal direction to expose the semiconductor ceramic sheet.
    • 提供陶瓷部件及其制造方法,以通过激光去除形成在半导体陶瓷片表面上的内部电极的特定部分,从而制造具有精确电特性和各种规格的陶瓷部件。 陶瓷部件包括绝缘陶瓷基体,半导体陶瓷片(200)和内电极(210)。 绝缘陶瓷基体是预烧结的。 通过插入锚定在绝缘陶瓷基体的表面上的扩散反应层(150)将半导体陶瓷片与绝缘陶瓷基体接合。 内电极通过电镀形成在半导体陶瓷片的表面上。 内部电极形成为包围半导体陶瓷片的外表面。 沿长度方向去除内部电极的预定部分以暴露半导体陶瓷片。
    • 9. 发明公开
    • 표면실장형 칩 어레이 및 그 제조방법
    • 表面安装类型的芯片阵列及其制造方法
    • KR1020060103604A
    • 2006-10-04
    • KR1020050025374
    • 2005-03-28
    • 조인셋 주식회사
    • 최광휘
    • H01C17/00H01C7/12
    • 절연체 세라믹 기판 전면 위에 대향하는 에지로부터 노출되도록 배열되는 내부전극 쌍들과, 각각의 내부전극 쌍 사이에 양단이 내부전극 쌍과 중첩되도록 형성되며, 레이저 트리밍에 의한 미세 저장튜닝을 통하여 일정한 저항 특성을 갖는 저항체 세라믹 그리고 전면에 도포되는 코팅막으로 이루어진 저항 어레이; 및 반도체 특성을 가지며 내부에 내부전극이 형성된 적층형 구조를 갖는 세라믹 몸체와, 세라믹 몸체의 양 측면으로 연장되어 노출된 내부전극으로 구성된 바리스터 어레이를 포함하며, 상기 바리스터 어레이 및 저항 어레이의 내부전극은 외부단자와 전기적으로 연결되고, 저항 어레이와 바리스터 어레이는 무기물 접합재 또는 유기물 접합재를 이용하여 상하로 접합되는 표면실장형 칩 어레이가 개시된다.
      복합, 적층, 어레이, 레이저 트리밍, 정렬, 지그