专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100436413B1 디램 셀 시스템 및 그의 제조방법 失效
标题翻译：迪士尼系列产品
公开(公告)号：KR100436413B1
公开(公告)日：2004-06-16
申请号：KR1020017003837
申请日：1999-09-15
申请人： 인피니언 테크놀로지스 아게
发明人： 윌러,요제프 , 호프만,프란츠 , 쉴러에세르,틸
IPC分类号： H01L27/108
CPC分类号： H01L27/10864 , H01L27/10841 , H01L27/10876
摘要： A dynamic random access memory includes memory cells arranged in rows and columns on the substrate and a plurality of connecting pillars, each associated with a memory cell. A bit line extends above the main area of the substrate and connects to each memory cell of a column. A first word line connects a first set of alternate memory cells of a row by a first subset of the plurality of connecting pillars. The first word line includes first parts arranged offset relative to the first subset of connecting pillars. A strip-shaped second part extends above the main area and adjoins the first parts of the first word line. A second word line connects to a second set of alternate memory cells of the row by a second subset of the connecting pillars. The second word line includes first parts arranged between mutually adjacent first word lines and offset from the second subset of the connecting pillars. Both the first and second word lines thus overlap but do not cover the connecting pillars. A strip-shaped second part extends above the main area in the first direction and adjoins the first parts of the second word line. The second part is above the first word line and the bit line.
摘要翻译：动态随机存取存储器包括在衬底上以行和列排列的存储单元和多个连接柱，每个连接柱与存储单元相关联。位线延伸到衬底的主要区域之上并连接到列的每个存储单元。第一字线通过多个连接柱的第一子集连接一行的第一组交替存储单元。第一字线包括相对于连接柱的第一子集偏移布置的第一部分。带状第二部分在主区域上方延伸并且邻接第一字线的第一部分。第二字线通过连接柱的第二子集连接到该行的第二组交替存储单元。第二字线包括布置在相互相邻的第一字线之间并且从连接柱的第二子集偏移的第一部分。第一和第二字线因此重叠但不覆盖连接柱。带状第二部分在第一方向上在主区域上方延伸并且邻接第二字线的第一部分。第二部分位于第一条字线和位线之上。

2. 发明授权

KR100401280B1 ＭＯＳ 트랜지스터 메모리 셀 및 ＭＯＳ 트랜지스터메모리 셀을 제조하기 위한 방법 失效
标题翻译： MOS트랜지스터메모리셀및MOS트랜지스터메모리셀을제조하기위한방법
公开(公告)号：KR100401280B1
公开(公告)日：2003-10-10
申请号：KR1020007009144
申请日：1998-12-17
申请人： 인피니언 테크놀로지스 아게
发明人： 호프만,프란츠 , 빌러,요제프
IPC分类号： H01L29/788
CPC分类号： H01L29/66825 , H01L27/115 , H01L27/11556 , H01L29/7885
摘要： A memory cell has a vertical MOS transistor which contains a first electrically insulated gate electrode and a second gate electrode. The second gate electrode is partially disposed in a trench whose sidewall is adjoined by the MOS transistor. The first gate electrode is disposed outside the trench and has a tip at an edge of the trench. The tip enables programming with a reduced current flow. The memory cell can be fabricated by self-aligning fabrication with an area requirement of six F2.
摘要翻译：存储单元具有包含第一电绝缘栅电极和第二栅电极的垂直MOS晶体管。第二栅电极部分地设置在沟槽中，沟槽的侧壁由MOS晶体管连接。第一栅电极设置在沟槽的外部并且在沟槽的边缘具有尖端。该提示可以减少电流的编程。存储器单元可以通过自对准制造而制造，面积需求为六个F2。

3. 发明公开

KR1020010103021A 자기 증폭 다이내믹 메모리 셀을 갖춘 메모리 셀 어레이를동작시키기 위한 방법 失效
标题翻译：用于操作具有自放大动态存储单元的存储单元阵列的方法
公开(公告)号：KR1020010103021A
公开(公告)日：2001-11-17
申请号：KR1020017010681
申请日：2000-02-01
申请人： 인피니언 테크놀로지스 아게
发明人： 크라웃슈나이더,볼프강 , 슐뢰써,틸 , 호프만,프란츠 , 뷜러,요제프
IPC分类号： G11C11/402
摘要： 각각의 메모리 셀들은 적어도 하나의 메모리 트랜지스터(S)를 포함한다. 메모리 셀에 제 1 및 제 2 정보를 기록하기 위해, 상기 트랜지스터에 제 1 전압 또는 제 2 전압이 인가되도록 상기 메모리 트랜지스터의 게이트 전극이 충전된다. 제 1 정보 및 제 2 정보를 각각 판독하기 위해 메모리 트랜지스터(S)의 제 2 소스/드레인 영역에 판독 전압이 인가된다. 제 2 전압과 상기 판독 전압 사이에 제 1 전압이 인가된다. 판독 전압은 메모리 트랜지스터(S)의 임계 전압(V
T )을 제한 제 1 전압과 메모리 트랜지스터(S)의 임계 전압(V
T )을 제한 제 2 전압 사이에 놓인다.

4. 发明公开

KR1020010051130A ＤＲＡＭ-셀 장치 및 그 제조 방법 失效
标题翻译： DRAM单元阵列及其制造方法
公开(公告)号：KR1020010051130A
公开(公告)日：2001-06-25
申请号：KR1020000061559
申请日：2000-10-19
申请人： 인피니언 테크놀로지스 아게
发明人： 뢰스너,볼프강 , 슐츠,토마스 , 리쉬,로타르 , 호프만,프란츠
IPC分类号： H01L27/108
CPC分类号： H01L27/1203 , H01L27/108 , H01L27/10876
摘要： PURPOSE: A DRAM cell arrangement and a method for fabricating the same is provided to be capable of having a high packing density and a low manufacturing cost. CONSTITUTION: The DRAM arrangement comprises several memory cells, storage(S) and transfer(T) transistors. A transfer transistor gate electrode is connected with a word line(W). The storage transistor comprises a floating gate electrode separated from a channel region by the first dielectric and connected to a source/drain region of the transfer transistor. The storage transistor comprises a control gate electrode separated from the floating gate electrode by the second dielectric and connected with the word line. The first source/drain region of the storage transistor is connected with a bit line(B) running transversely wrt. The word line.
摘要翻译：目的：提供DRAM单元布置及其制造方法，以能够具有高堆积密度和低制造成本。构成：DRAM装置包括多个存储单元，存储（S）和传输（T）晶体管。传输晶体管栅极与字线（W）连接。存储晶体管包括通过第一电介质与沟道区分离并连接到转移晶体管的源极/漏极区的浮栅电极。存储晶体管包括通过第二电介质与浮动栅电极分离并与字线连接的控制栅电极。存储晶体管的第一源极/漏极区域与横向延伸的位线（B）连接。字线。

5. 发明授权

KR100432442B1 자기 증폭 다이내믹 메모리 셀을 갖춘 메모리 셀 어레이를동작시키기 위한 방법 失效
标题翻译： 자기증폭다이내믹메모리셀을갖춘메모리셀어레이를동작시키기위한방
公开(公告)号：KR100432442B1
公开(公告)日：2004-05-22
申请号：KR1020017010681
申请日：2000-02-01
申请人： 인피니언 테크놀로지스 아게
发明人： 크라웃슈나이더,볼프강 , 슐뢰써,틸 , 호프만,프란츠 , 뷜러,요제프
IPC分类号： G11C11/402
CPC分类号： G11C11/404 , G11C11/4023
摘要： Each memory cell of a cell configuration includes at least one memory transistor. To write first or second information on the memory cell, a gate electrode of the memory transistor is charged such that a first voltage or a second voltage is applied in the memory transistor. A reading voltage is applied in a second source/drain area of the memory transistor to read first information and second information respectively. The first voltage is applied between the second voltage and the reading voltage. The reading voltage is applied between the first voltage less a threshold voltage of the memory transistor and the second voltage less the threshold voltage of the memory transistor.
摘要翻译：单元配置的每个存储器单元包括至少一个存储器晶体管。为了在存储单元上写入第一或第二信息，存储晶体管的栅电极被充电，使得第一电压或第二电压被施加在存储晶体管中。读取电压被施加在存储器晶体管的第二源极/漏极区域中以分别读取第一信息和第二信息。第一电压施加在第二电压和读取电压之间。读取电压施加在小于存储器晶体管的阈值电压的第一电压和小于存储器晶体管的阈值电压的第二电压之间。

6. 发明授权

KR100419538B1 집적 회로 장치용 홈을 가진 기판 및 그 제조 방법 失效
标题翻译： 집적회로장치용홈을가기기판및그제조방집적
公开(公告)号：KR100419538B1
公开(公告)日：2004-02-21
申请号：KR1020017004092
申请日：1999-09-01
申请人： 인피니언 테크놀로지스 아게
发明人： 빌러,요제프 , 호프만,프란츠 , 슐뢰서,틸
IPC分类号： H01L21/8242
CPC分类号： H01L27/10864
摘要： A depression extends from a main surface of the substrate to the inside of said substrate and has an upper area and an adjacent lower area. A cross-section of the upper area, parallel to the main surface, is provided with at least one corner. A cross-section of the lower area, parallel to the main surface, matches the cross-section of the upper area, particularly in the vicinity the upper area, with the following difference: each corner is rounded, whereby the cross section of the lower area is smaller than the cross-section of the upper area. In order to produce the indentation, the upper area is provided with an auxiliary spacer that is rounded by isotropic etching. The lower area is produced by selectively etching the substrate to form an auxiliary spacer.
摘要翻译：凹陷从基底的主表面延伸到所述基底的内部并具有上部区域和相邻的下部区域。上部区域的与主表面平行的横截面设置有至少一个拐角。平行于主表面的下部区域的横截面与上部区域的横截面相匹配，特别是在上部区域附近，其区别在于：每个角是圆角的，其中下部的横截面面积小于上部区域的横截面。为了产生压痕，上部区域设置有通过各向同性蚀刻而圆化的辅助间隔件。下部区域通过选择性蚀刻衬底以形成辅助隔离物而产生。

7. 发明公开

KR1020010067426A 작은 확산면을 갖는 집적화된 다이내믹 메모리 셀 및 그의 제조 방법 失效
标题翻译：集成动态存储单元及其制造方法
公开(公告)号：KR1020010067426A
公开(公告)日：2001-07-12
申请号：KR1020000078299
申请日：2000-12-19
申请人： 인피니언 테크놀로지스 아게
发明人： 호프만,프란츠 , 크라우트슈나이더,볼프강 , 슐레써,틸
IPC分类号： H01L27/108
CPC分类号： H01L27/10844 , H01L27/108 , H01L27/10876
摘要： PURPOSE: An integrated dynamic storage cell and method for manufacturing the same is provided to minimize the diffusion surface by improving the integrated dynamic storage cell having a small diffusion surface on a semiconductor substrate of a form. CONSTITUTION: The integrated dynamic storage cell includes a small diffusion surface on a semiconductor substrate of a form wherein a selective MOSFET having a gate terminal region(33), a source terminal region(26) and a drain terminal region(24) and a storage MOSFET which has a gate terminal region(32) connected with a connection doping region(27) via a dielectric thin film(35) and has a drain terminal region(24) are installed, the connection doping region(27) connects the source terminal region of the storage MOSFET to the drain terminal region(24) of the selective MOSFET, both of the MOSFET's are arranged on the side walls(29) of a trench, and the connection doping region(27) forms a bottom part of the trench.
摘要翻译：目的：提供一种集成动态存储单元及其制造方法，以通过改进在形式的半导体衬底上具有小扩散表面的积分动态存储单元来最小化扩散表面。组成：集成动态存储单元包括半导体衬底上的小扩散表面，其中具有栅极端子区域（33），源极端子区域（26）和漏极端子区域（24）的选择性MOSFET和存储器具有通过电介质薄膜（35）与连接掺杂区域（27）连接并具有漏极端子区域（24）的栅极端子区域（32）的MOSFET被安装，所述连接掺杂区域（27）将源极端子存储MOSFET的区域到选择性MOSFET的漏极端子区域（24），两个MOSFET布置在沟槽的侧壁（29）上，并且连接掺杂区域（27）形成沟槽的底部。

8. 发明公开

KR1020010041103A ＭＯＳ 트랜지스터 메모리 셀 및 ＭＯＳ 트랜지스터메모리 셀을 제조하기 위한 방법 失效
标题翻译： MOS晶体管存储单元及制造MOS晶体管存储单元的方法
公开(公告)号：KR1020010041103A
公开(公告)日：2001-05-15
申请号：KR1020007009144
申请日：1998-12-17
申请人： 인피니언 테크놀로지스 아게
发明人： 호프만,프란츠 , 빌러,요제프
IPC分类号： H01L29/788
摘要： 본 발명은 제 1 전기 절연 게이트 전극과 제 2 게이트 전극으로 구성된 수직형 MOS 트랜지스터를 가지는 메모리 셀에 관한 것이다. 제 2 게이트 전극(140)은 부분적으로 트렌치에 위치하는 반면에, MOS 트랜지스터는 상기 트렌치의 플랜지에 인접하다. 제 1 게이트 전극은 트렌치 외부에 위치하고, 감소된 전류 흐름을 이용하여 프로그램화하려는 상기 트렌치의 에지에 팁(90, 100)을 가진다. 이 메모리 셀은 전체 치수 6F
2 를 얻기 위하여, 자동 조절 방법에 따라 제조될 수 있다.

9. 发明授权

KR100747276B1 작은 확산면을 갖는 집적화된 다이내믹 메모리 셀 및 그의 제조 방법 失效
标题翻译：具有小扩张表面的集成动态记忆体及其生产方法
公开(公告)号：KR100747276B1
公开(公告)日：2007-08-07
申请号：KR1020000078299
申请日：2000-12-19
申请人： 인피니언 테크놀로지스 아게
发明人： 호프만,프란츠 , 크라우트슈나이더,볼프강 , 슐레써,틸
IPC分类号： H01L27/108
CPC分类号： H01L27/10844 , H01L27/108 , H01L27/10876
摘要： 본 발명은 집적화된 다이내믹 메모리 셀은 워드선(WL)에 연결된 게이트 단자 영역(8, 33), 비트선(BL)에 연결된 소스 단자 도핑 영역(9, 26) 및 드레인 단자 도핑 영역(11, 27)를 포함하는 선택-MOSFET(2)를 가지며, 집적화된 다이내믹 메모리 셀은 상기 메모리-MOSFET(3)의 소스 단자-도핑 영역(13)을 상기 선택-MOSFET(2)의 드레인 단자-도핑 영역(11)에 연결하는 연결-도핑 영역(12, 27)에 유전체 박막층(35)을 통해 연결되어 있는 게이트 단자 영역(15, 32)과 공급 전압(V
DD )이 인가되는 드레인 단자-도핑 영역(14, 24)을 포함하는 메모리-MOSFET(3)를 가지며, 상기 선택-MOSFET(2)와 상기 메모리-MOSFET(3)는 상기 반도체 기판에 에칭된 트렌치(21)의 측벽(28, 29)에 배열되므로 마주하게 배열되고 상기 연결-도핑 영역(27)은 에칭된 트렌치(21)의 바닥을 형성하는, 반도체 기판에서 확산면이 작은 집적화된 다이내믹 메모리 셀(1)에 관한 것이다.

10. 发明授权

KR100629543B1 메모리 셀 장치 有权
标题翻译：存储单元布局
公开(公告)号：KR100629543B1
公开(公告)日：2006-09-27
申请号：KR1020017005916
申请日：1999-09-23
申请人： 인피니언 테크놀로지스 아게
发明人： 슐뢰써,틸 , 크라우트슈나이더,볼프강 , 호프만,프란츠 , 하네더,토마스-페터
IPC分类号： H01L27/115 , H01L27/105 , H01L27/108
摘要： 메모리 셀 장치의 메모리 셀들은 각각 선택 트랜지스터(AT), 메모리 트랜지스터(ST) 및 강유전성 커패시터를 포함한다. 상기 선택 트랜지스터(AT) 및 메모리 트랜지스터는 직렬로 연결된다. 상기 강유전성 커패시터는 메모리 트랜지스터(ST)의 제어 전극(GS)과 선택 트랜지스터(AT)의 제 1 단자(AA1) 사이에 접속된다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式