专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020080046656A 하이브리드 결정 배향을 구비한 기판에서의 용이한ＳＲＡＭ 셀 제조 失效
标题翻译：具有混合晶体取向的衬底中的高度可制造的SRAM电池
公开(公告)号：KR1020080046656A
公开(公告)日：2008-05-27
申请号：KR1020087006075
申请日：2006-07-25
申请人： 인터내셔널 비지네스 머신즈 코포레이션
发明人： 도리스브루스 , 코스트리니그레고리 , 글러스첸코프올레그 , 렁메이케이 , 성낙근
IPC分类号： H01L27/11 , H01L21/8244
CPC分类号： H01L27/1104 , H01L27/11 , Y10S257/903 , Y10S438/973
摘要： The present invention relates to a semiconductor device structure that includes at least one SRAM cell formed in a substrate. Such SRAM cell comprises two pull-up transistors, two pull-down transistors, and two pass-gate transistors. The pull-down transistors and the pass-gate transistors are substantially similar in channel widths and have substantially similar source-drain doping concentrations, while the SRAM cell has a beta ratio of at least 1.5. The substrate preferably comprises a hybrid substrate with at two isolated sets of regions, while carrier mobility in these two sets of regions differentiates by a factor of at least about 1.5. More preferably, the pull-down transistors of the SRAM cell are formed in one set of regions, and the pass-gate transistors are formed in the other set of regions, so that current flow in the pull-down transistors is larger than that in the pass-gate transistors.
摘要翻译：本发明涉及一种半导体器件结构，其包括在衬底中形成的至少一个SRAM单元。这样的SRAM单元包括两个上拉晶体管，两个下拉晶体管和两个通过栅极晶体管。下拉晶体管和栅极晶体管在沟道宽度上基本相似，并且具有基本相似的源极 - 漏极掺杂浓度，而SRAM单元的β比率至少为1.5。衬底优选地包括具有两个分离的区域集合的混合衬底，而这两组区域中的载流子迁移率以至少约1.5的因子差分。更优选地，SRAM单元的下拉晶体管形成在一组区域中，并且栅极晶体管形成在另一组区域中，使得下拉晶体管中的电流大于传输栅晶体管。

2. 发明授权

KR101013083B1 하이브리드 결정 배향을 구비한 기판에서의 용이한ＳＲＡＭ 셀 제조 失效
标题翻译：具有混合晶体取向的衬底中的高度可制造的SRAM电池
公开(公告)号：KR101013083B1
公开(公告)日：2011-02-14
申请号：KR1020087006075
申请日：2006-07-25
申请人： 인터내셔널 비지네스 머신즈 코포레이션
发明人： 도리스브루스 , 코스트리니그레고리 , 글러스첸코프올레그 , 렁메이케이 , 성낙근
IPC分类号： H01L27/11 , H01L21/8244
CPC分类号： H01L27/1104 , H01L27/11 , Y10S257/903 , Y10S438/973
摘要： 본 발명은 기판에 형성된 적어도 하나의 SRAM 셀을 포함하는 반도체 장치 구조에 관한 것이다. SRAM 셀은 두 개의 풀 업 트랜지스터, 두 개의 풀 다운 트랜지스터, 및 두 개의 패스 게이트 트랜지스터를 포함한다. 풀 다운 트랜지스터와 패스 게이트 트랜지스터는 실질적으로 유사한 채널폭 및 소스-드레인 도핑 농도를 가지며, SRAM 셀은 적어도 약 1.5 이상의 베타 비율을 갖는다. 기판은 두 개의 격리된 영역 세트를 갖는 하이브리드 기판을 포함하는 것이 바람직하며, 이 두 개의 영역 세트에서의 캐리어 이동도는 적어도 대략 1.5 배만큼 차이가 난다. SRAM 셀의 풀 다운 트랜지스터는 하나의 영역 세트에 형성되고, 패스 게이트 트랜지스터는 나머지 다른 영역 세트에 형성되는 것이 보다 바람직하며, 이로써 풀 다운 트랜지스터에서의 전류 흐름은 패스 게이트 트랜지스터에서보다 크게 된다.
기판, SRAM, 셀, 반도체, 풀 업 트랜지스터, 풀 다운 트랜지스터, 패스 게이트 트랜지스터, 채널폭, 도핑 농도, 베타 비율, 하이브리드 기판, 캐리어 이동도.
摘要翻译：本发明涉及一种半导体器件结构，其包括在衬底中形成的至少一个SRAM单元。这样的SRAM单元包括两个上拉晶体管，两个下拉晶体管和两个通过栅极晶体管。下拉晶体管和栅极晶体管在沟道宽度上基本相似，并且具有基本相似的源极 - 漏极掺杂浓度，而SRAM单元的β比率至少为1.5。衬底优选地包括具有两个分离的区域集合的混合衬底，而这两组区域中的载流子迁移率以至少约1.5的因子差分。更优选地，SRAM单元的下拉晶体管形成在一组区域中，并且栅极晶体管形成在另一组区域中，使得下拉晶体管中的电流大于传输栅晶体管。

3. 发明公开

KR1020100068417A 감소된 접촉 저항을 갖는 반도체 구조체 및 그 형성 방법 无效
标题翻译：具有改善接触电阻的半导体结构
公开(公告)号：KR1020100068417A
公开(公告)日：2010-06-23
申请号：KR1020107007409
申请日：2008-09-04
申请人： 인터내셔널 비지네스 머신즈 코포레이션
发明人： 라덴스칼존 , 도리스브루스 , 스트레인제이윌리엄 , 스탬퍼안토니
IPC分类号： H01L21/285 , H01L21/308 , H01L21/768 , B82Y40/00
CPC分类号： H01L21/28518 , B81B2207/07 , B81C1/00095 , B81C2201/0149 , H01L21/3086 , H01L21/76886 , H01L23/485 , H01L23/5226 , H01L29/41766 , H01L29/665 , H01L29/66636 , H01L2924/0002 , H01L2924/00
摘要： Self-assembled polymer technology is used to form at least one ordered nanosized pattern within material that is present in a conductive contact region of a semiconductor structure. The material having the ordered, nanosized pattern is a conductive material of an interconnect structure or semiconductor source and drain diffusion regions of a field effect transistor. The presence of the ordered, nanosized pattern material within the contact region increases the overall area (i.e., interface area) for subsequent contact formation which, in turn, reduces the contact resistance of the structure. The reduction in contact resistance in turn improves the flow of current through the structure. In addition to the above, the inventive methods and structures do not affect the junction capacitance of the structure since the junction area remains unchanged.
摘要翻译：自组装聚合物技术用于在存在于半导体结构的导电接触区域中的材料内形成至少一个有序的纳米尺度图案。具有有序纳米尺寸图案的材料是场效应晶体管的互连结构或半导体源和漏极扩散区的导电材料。在接触区域内有序的纳米尺寸图案材料的存在增加了用于随后的接触形成的总面积（即，界面面积），这又降低了结构的接触电阻。接触电阻的降低又改善了通过结构的电流的流动。除了上述之外，本发明的方法和结构不影响结构的结电容，因为结面积保持不变。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式