专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020060120083A 화소 회로, 표시 장치, 및 화소 회로의 구동 방법 失效
标题翻译：像素电路，显示装置和驱动像素电路的方法
公开(公告)号：KR1020060120083A
公开(公告)日：2006-11-24
申请号：KR1020067008943
申请日：2004-11-10
申请人： 소니 주식회사
发明人： 우찌노,가쯔히데 , 야마시따,준이찌 , 야마모또,데쯔로
IPC分类号： G09G3/30 , G09G3/20
CPC分类号： G09G3/3233 , G09G2300/0819 , G09G2300/0852 , G09G2300/0861 , G09G2310/0262 , G09G2320/043
摘要： A pixel circuit, a display apparatus and a method for driving the pixel circuit, wherein even if the current/voltage characteristic of a light emitting element ages, a source- follower output can be achieved without any degradation of the brightness, and a source-follower circuit of an n-channel transistor can be realized and wherein uniform, high-quality images can be displayed regardless of variations in mobility and in threshold values of the active elements in the pixels. A capacitor (C111) is connected between the gate and source of a TFT (111), and the source of the TFT (111) is connected through a TFT (114) to a fixed potential (GND). A predetermined reference current (Iref) is supplied to the source of the TFT (111) at a predetermined timing to hold a voltage corresponding to the reference current (Iref) such that an input signal voltage is coupled about that voltage, thereby driving an EL light emitting element (19) with the center value of the variation of the mobility centered.
摘要翻译：一种用于驱动像素电路的像素电路，显示装置和方法，其中即使发光元件的电流/电压特性老化，可以实现源极跟随器输出而不会使亮度降低，可以实现n沟道晶体管的跟随器电路，并且其中可以显示均匀的高质量图像，而不管移动性的变化和像素中的有源元件的阈值。电容器（C111）连接在TFT（111）的栅极和源极之间，TFT（111）的源极通过TFT（114）连接到固定电位（GND）。预定的参考电流（Iref）以预定的定时提供给TFT（111）的源极，以保持对应于参考电流（Iref）的电压，使得输入信号电压耦合在该电压上，从而驱动EL 发光元件（19）以移动中心的变化的中心值为中心。

2. 发明公开

KR1020040045392A 표시 장치 失效
公开(公告)号：KR1020040045392A
公开(公告)日：2004-06-01
申请号：KR1020037008018
申请日：2002-10-10
申请人： 소니 주식회사
发明人： 야마시따,준이찌 , 우찌노,가쯔히데
IPC分类号： G09G3/36
CPC分类号： G09G3/3688 , G09G2320/0209
摘要： 본 발명은, 분할 샘플 홀드 방식의 액티브 매트릭스형 표시 장치에 있어서, 세로 스트라이프나 고스트 등의 화상 불량을 억제하는 것을 목적으로 한다. 수평 구동 회로(17)는 동일한 영상 라인(25)에 접속된 샘플링 스위치(23)에 대해서는 오버랩시키지 않고, 인접하는 샘플링 스위치(23)에 대해서는 오버랩시킨 샘플링 펄스를 순차적으로 발생하여 각 스위치를 구동하고, 화소(11)에 순차적으로 영상 신호를 기입한다. 클럭 생성 회로(18)는 수평 구동 회로(17)의 동작 기준이 되는 클럭 신호 HCK와, 이에 대하여 주기가 두 배이며 펄스 폭이 두 배인 클럭 신호 2HCK를 생성한다. 수평 구동 회로(17)는 HCK에 동기하여 시프트 동작을 행하여 시프트 펄스를 순차적으로 출력하는 시프트 레지스터(21)와, 시프트 펄스에 응답하여 2HCK를 추출하여 샘플링 펄스를 순차적으로 생성하는 추출 스위치군(22)을 갖는다.

3. 发明授权

KR101065989B1 트랜지스터 회로, 화소 회로, 표시 장치 및 이들의 구동방법 失效
标题翻译：晶体管电路，像素电路，显示装置及其驱动方法
公开(公告)号：KR101065989B1
公开(公告)日：2011-09-19
申请号：KR1020067010698
申请日：2004-12-02
申请人： 소니 주식회사
发明人： 우찌노,가쯔히데 , 야마시따,준이찌
IPC分类号： G09G3/30 , G09G3/32 , G09G3/20 , G02F1/133
CPC分类号： H03K19/00384 , G09G3/3233 , G09G2300/0819 , G09G2300/0852 , G09G2300/0861 , G09G2310/0254 , G09G2320/043 , H01L27/12
摘要： 박막 트랜지스터의 임계 전압의 변동을 보정하는 기능을 스스로 포함한 트랜지스터 회로를 제공한다. 트랜지스터 회로는, 기판에 형성된 복수의 박막 트랜지스터(Tr1∼Tr3)와, 소정의 동작을 행하도록 각 트랜지스터의 게이트, 소스 또는 드레인을 접속하는 배선을 포함한다. 동작 중, 박막 트랜지스터(Tr2)에는, 배선을 통하여 게이트와 소스의 사이에 반복적 혹은 지속적으로 순바이어스가 인가된다. 동작에 방해가 되지 않는 타이밍에서 트랜지스터(Tr2)의 게이트와 소스의 사이에 역바이어스를 인가하여 그 임계 전압의 변동을 억제한다. 구체적으로는, 트랜지스터(Tr2)에 병렬 접속된 추가 트랜지스터(Tr3)를 보완적으로 구동하여 상기한 동작에 방해가 되지 않는 타이밍을 발생하고, 그 만들어낸 타이밍에서 트랜지스터(Tr2)에 역바이어스를 인가한다.
임계 전압, 타이밍, 추가 트랜지스터, 게이트, 소스

4. 发明授权

KR100887039B1 표시 장치 失效
标题翻译：显示设备
公开(公告)号：KR100887039B1
公开(公告)日：2009-03-04
申请号：KR1020037008019
申请日：2002-10-16
申请人： 소니 주식회사
发明人： 야마시따,준이찌 , 우찌노,가쯔히데
IPC分类号： G02F1/133
CPC分类号： G09G3/3677 , G09G3/3614 , G09G2310/0281
摘要： 표시 장치에 내장된 주변 구동 회로의 소형화를 도모하는 것을 과제로 한다. 표시 장치는 화소 어레이부(4)와, 게이트선 G를 통하여 각 화소 P를 순차적으로 선택하는 수직 구동 회로(5)와, 선택된 화소 P에 대하여 신호선 S를 통하여 화상 신호를 기입하는 수평 구동 회로(6)를 동일 기판 상에 배치하고 있다. 수직 구동 회로(5)는, 적어도 2개의 게이트선 G에 대하여 1단이 대응되고 각 단마다 순차적으로 시프트 펄스를 출력하는 시프트 레지스터 S/R와, 외부로부터 공급되는 클럭 펄스를 시프트 펄스에 따라서 추출하여 드라이브 펄스를 생성하고 각 게이트선 G에 출력하여 화소 P의 순차 선택을 행하는 게이트 회로부(59)와, 수평 블랭크 기간에 동기하여 외부로부터 공급되는 수평 블랭크 펄스로 사전에 클럭 펄스를 정형하며 또한 정형된 클럭 펄스를 게이트 회로부(5g)에 공급하는 정형 수단(5z)을 포함한다.
화소 어레이, 게이트선, 표시 장치, 펄스, 정형 선택, 순차 선택
摘要翻译：本发明的另一个目的是减小内置在显示装置中的外围驱动电路的尺寸。该显示装置包括像素阵列单元4，用于通过栅极线G顺序地选择每个像素P的垂直驱动电路5，用于通过信号线S将图像信号写入选择像素P的水平驱动电路5 6）设置在同一衬底上。垂直驱动电路（5）包括沿所述时钟脉冲第一阶段对应它是到移位寄存器S / R与每个阶段依次从外部相对于供给到所述栅极线的G到移位脉冲输出的移位脉冲的至少两个提取通过塑造驱动产生脉冲到每个栅极线G，用于依次执行一个门电路（59）选择的像素P输出到一个时钟脉冲提前到水平消隐脉冲同步地从外部提供的水平消隐期间，并且还成形以及用于向门电路部分5g提供时钟脉冲的整形装置5z。

5. 发明公开

KR1020090104918A 표시 장치, 표시 장치의 구동 방법 및 전자 기기 无效
标题翻译：显示装置，用于驱动显示装置的方法和电子装置
公开(公告)号：KR1020090104918A
公开(公告)日：2009-10-06
申请号：KR1020097018285
申请日：2008-01-07
申请人： 소니 주식회사
发明人： 다니까메,다까오 , 이이다,유끼히또 , 미나미,데쯔오 , 우찌노,가쯔히데
IPC分类号： G09G3/30 , G09G3/20
CPC分类号： G09G3/3233 , G09G2300/0819 , G09G2300/0852 , G09G2300/0866 , G09G2310/0251 , G09G2320/043
摘要： A voltage value of an input signal voltage to be sampled is increased step by step, and prior to writing a signal voltage (Vsig) of a desired voltage value, a precharge voltage (Vpre) having a voltage value lower than such desired voltage value is written, and precharge for previously applying the voltage to a gate of a driving transistor is performed. Thus, a voltage between the gate and the source of the driving transistor at the time of writing the signal voltage (Vsig) is reduced, and a mobility correction time required for mobility correcting operation is increased. By increasing the mobility correction time required for the mobility correcting operation, variance in correction time is relatively reduced, luminance fluctuation is suppressed, and the pulse width of a writing pulse can be set at an optimum pulse width.
摘要翻译：要采样的输入信号电压的电压值逐步增加，并且在写入期望电压值的信号电压（Vsig）之前，具有低于所需电压值的电压值的预充电电压（Vpre）为写入和预充电用于先前将电压施加到驱动晶体管的栅极。因此，在写入信号电压（Vsig）时驱动晶体管的栅极和源极之间的电压降低，并且迁移率校正操作所需的迁移率校正时间增加。通过增加移动性校正操作所需的迁移率校正时间，校正时间的变化相对减少，抑制亮度波动，并且可以将写入脉冲的脉冲宽度设置为最佳脉冲宽度。

6. 发明授权

KR100904337B1 표시 장치 失效
标题翻译：显示设备
公开(公告)号：KR100904337B1
公开(公告)日：2009-06-23
申请号：KR1020047005709
申请日：2002-10-16
申请人： 소니 주식회사
发明人： 야마시따,준이찌 , 우찌노,가쯔히데
IPC分类号： G09G3/36
CPC分类号： G09G3/3688
摘要： 본 발명은, 클럭 드라이브 방식에 의해 수평 구동을 행할 때에 완전 논오버랩 샘플링을 실현하여, 세로 줄무늬 및 고스트의 발생을 억제하는 것을 목적으로 한다. 수평 구동 회로(l7)는, 제1 클럭 신호 HCK에 동기하여 시프트 동작을 행하여 각 시프트단으로부터 시프트 펄스를 순차적으로 출력하는 시프트 레지스터와, 상기 시프트 펄스에 응답하여 제2 클럭 신호 DCK를 추출하는 제1 스위치군과, 입력되는 영상 신호를 제1 스위치군의 각 스위치에 의해 추출된 제2 클럭 신호 DCK에 응답하여 순차적으로 샘플링하여 각 신호 라인(12)에 공급하는 제2 스위치군을 갖는다. 외부 클럭 생성 회로(18)가 패널(33) 외부에 배치되어, 제2 클럭 신호 DCK를 외부로부터 공급한다. 내부 클럭 생성 회로(19)가 패널(33) 내부에 형성되며, 제2 클럭 신호 DCK에 기초하여 제1 클럭 신호 HCK를 수평 구동 회로(l7)에 공급한다.
내부 클럭 생성 회로, 외부 클럭 생성 회로, 수평 구동 회로, 클럭 신호, 완전 논오버랩 샘플링
摘要翻译：本发明的一个目的是当通过时钟驱动方法执行水平驱动时实现完全非重叠采样，由此抑制纵向条纹和重影的产生。和水平驱动电路（17）首先进行的换档操作中，与时钟信号HCK移位从每个移位级寄存器的输出移位脉冲顺序地同步时，响应于该移位脉冲提取第二时钟信号DCK 以及第二开关组，用于响应于由第一开关组的每个开关提取的第二时钟信号DCK顺序地对输入视频信号进行采样，并将采样的视频信号提供给每个信号线12。外部时钟生成电路18设置在面板33的外部以从外部提供第二时钟信号DCK。内部时钟产生电路19形成在面板33内部，并且基于第二时钟信号DCK将第一时钟信号HCK提供给水平驱动电路17。

7. 发明公开

KR1020070000406A 트랜지스터 회로, 화소 회로, 표시 장치 및 이들의 구동방법 失效
标题翻译：晶体管电路，像素电路，显示装置及其驱动方法
公开(公告)号：KR1020070000406A
公开(公告)日：2007-01-02
申请号：KR1020067010698
申请日：2004-12-02
申请人： 소니 주식회사
发明人： 우찌노,가쯔히데 , 야마시따,준이찌
IPC分类号： G09G3/30 , G09G3/32 , G09G3/20 , G02F1/133
CPC分类号： H03K19/00384 , G09G3/3233 , G09G2300/0819 , G09G2300/0852 , G09G2300/0861 , G09G2310/0254 , G09G2320/043 , H01L27/12
摘要： There is provided a transistor circuit having a function to correct fluctuation of a threshold voltage of a thin film transistor. The transistor circuit includes a plurality of thin film transistors (Tr1 to Tr3) formed on a substrate and a wire connecting a transistor gate, source, or drain in such a manner that a predetermined operation can be obtained. During an operation, a forward bias is applied repetitively or continuously to the wire between the gate and the source of the thin film transistor (Tr2). At a timing not disturbing the operation, backward bias is applied to the wire between the gate and the source of the transistor (Tr2) so as to suppress fluctuation of the threshold voltage. More specifically, an additional transistor (Tr3) connected in parallel to the transistor (Tr2) is driven for compensation so as to create the aforementioned timing not disturbing the operation and apply a backward bias to the transistor (Tr2) at the timing created. ® KIPO & WIPO 2007
摘要翻译：提供了具有校正薄膜晶体管的阈值电压的波动的功能的晶体管电路。晶体管电路包括形成在基板上的多个薄膜晶体管（Tr1至Tr3）和以可获得预定操作的方式连接晶体管栅极，源极或漏极的导线。在操作期间，向薄膜晶体管（Tr2）的栅极和源极之间的导线重复或连续地施加正向偏压。在不干扰操作的定时，向晶体管（Tr2）的栅极和源极之间的导线施加反向偏压，以抑制阈值电压的波动。更具体地，与晶体管（Tr2）并联连接的附加晶体管（Tr3）被驱动以进行补偿，从而产生上述不干扰操作的定时，并在所创建的定时向晶体管（Tr2）施加反向偏置。 ®KIPO＆WIPO 2007

8. 发明公开

KR1020040047734A 표시 장치 失效
公开(公告)号：KR1020040047734A
公开(公告)日：2004-06-05
申请号：KR1020037008019
申请日：2002-10-16
申请人： 소니 주식회사
发明人： 야마시따,준이찌 , 우찌노,가쯔히데
IPC分类号： G02F1/133
CPC分类号： G09G3/3677 , G09G3/3614 , G09G2310/0281
摘要： 표시 장치에 내장된 주변 구동 회로의 소형화를 도모하는 것을 과제로 한다. 표시 장치는 화소 어레이부(4)와, 게이트선 G를 개재하여 각 화소 P를 순차적으로 선택하는 수직 구동 회로(5)와, 선택된 화소 P에 대하여 신호선 S를 개재하여 화상 신호를 기입하는 수평 구동 회로(6)를 동일 기판 상에 배치하고 있다. 수직 구동 회로(5)는, 적어도 2개의 게이트선 G에 대하여 1단이 대응되고 각 단마다 순차적으로 시프트 펄스를 출력하는 시프트 레지스터 S/R와, 외부로부터 공급되는 클럭 펄스를 시프트 펄스에 따라서 추출하여 드라이브 펄스를 생성하고 각 게이트선 G에 출력하여 화소 P의 순차 선택을 행하는 게이트 회로부(59)와, 수평 블랭크 기간에 동기하여 외부로부터 공급되는 수평 블랭크 펄스로 사전에 클럭 펄스를 정형하며 또한 정형된 클럭 펄스를 게이트 회로부(5g)에 공급하는 정형 수단(5z)을 포함한다.

9. 发明授权

KR101146079B1 클럭드 인버터 회로, 래치 회로, 시프트 레지스터 회로,표시 장치의 구동 회로, 표시 장치 有权
标题翻译：时钟逆变器电路，锁存电路，移位寄存器电路，驱动显示装置的电路和显示装置
公开(公告)号：KR101146079B1
公开(公告)日：2012-05-15
申请号：KR1020067010433
申请日：2004-11-18
申请人： 소니 주식회사
发明人： 야마시따,준이찌 , 우찌노,가쯔히데
IPC分类号： H03K3/356 , H03K19/096 , G09G3/20
CPC分类号： G09G3/3266 , G09G2300/0408 , G09G2300/0417
摘要： The present invention is applied to flat display apparatuses using organic EL devices. Switching circuits implemented by a set of transistors TR1 and TR2 that perform on/off operations in a complementary manner form a series circuit, an output of the connection midpoint of the series circuit is output to an inverter circuit 33, an input signal IN is input to one end of the series circuit, and a signal that is output from an inverter circuit 34 and that corresponds to the output of the connection midpoint of the series circuit is supplied to an opposite end of the series circuit.

10. 发明授权

KR101065950B1 화소 회로, 표시 장치, 및 화소 회로의 구동 방법 失效
标题翻译：像素电路，显示装置和驱动像素电路的方法
公开(公告)号：KR101065950B1
公开(公告)日：2011-09-19
申请号：KR1020067008943
申请日：2004-11-10
申请人： 소니 주식회사
发明人： 우찌노,가쯔히데 , 야마시따,준이찌 , 야마모또,데쯔로
IPC分类号： G09G3/30 , G09G3/20
CPC分类号： G09G3/3233 , G09G2300/0819 , G09G2300/0852 , G09G2300/0861 , G09G2310/0262 , G09G2320/043
摘要： 발광 소자의 전류-전압 특성이 경시 변화되어도, 휘도 열화가 없는 소스 팔로워 출력을 행할 수 있어, n채널 트랜지스터의 소스 팔로워 회로가 가능해지고, 또한, 화소 내부의 능동 소자의 임계치나 이동도의 변동에 상관없이 균일하며 고품위의 화상을 표시하는 것이 가능한 화소 회로, 표시 장치, 및 화소 회로의 구동 방법으로서, TFT(111)의 게이트와 소스간에 캐패시터 C111을 접속하고, TFT(111)의 소스측을 TFT(114)를 통하여 고정 전위 GND에 접속하도록 하며, 또한, TFT(111)의 소스에 소정의 기준 전류 Iref를 소정의 타이밍에서 공급하여, 기준 전류 Iref에 상당하는 전압을 유지하고, 그 전압을 중심으로 하여 입력 신호 전압을 커플링시킴으로써, 이동도 변동의 센터치를 중심으로 EL 발광 소자(19)를 구동한다.
화소 회로, 유기 EL, 디스플레이, 발광 소자, 이동도

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式