专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020010020986A 부호화 장치 无效
标题翻译：编码设备
公开(公告)号：KR1020010020986A
公开(公告)日：2001-03-15
申请号：KR1020000032619
申请日：2000-06-14
申请人： 소니 주식회사
发明人： 마끼노에이지 , 이시이사또루 , 다끼구찌마사후미
IPC分类号： H03M7/30
摘要： PURPOSE: A coding device is provided to perform coding process without an overload distortion. CONSTITUTION: A data input port(1) inputs m bit digital data. A data output port(2) outputs coded k bit data. A data storage unit(8) memories N samples of m bit data. A Max value detect and memory unit(9) detects and memories the Max value. A Min value detect and memory unit(10) detects and memories the Min value. An orthogonal transforming operator(11) codes the data with some operational forms. A data control unit(12) contains n bit counter. By the data control unit(12), a read/write control line(13) transmits read/write control signal to the storage unit(8) a data load control line(14) transmits load control signal to the orthogonal transforming operator(11), and a register renewal control line(15) transmits register renewal signal to the Max/Min value detect and memory units(9,10).
摘要翻译：目的：提供一种编码设备来执行编码过程，而不会发生过载失真。构成：数据输入端口（1）输入m位数字数据。数据输出端口（2）输出编码的k位数据。数据存储单元（8）存储m位数据的N个采样。最大值检测和存储单元（9）检测并记忆最大值。最小值检测和存储单元（10）检测并存储最小值。正交变换算子（11）用一些操作形式对数据进行编码。数据控制单元（12）包含n位计数器。通过数据控制单元（12），读/写控制线（13）将读/写控制信号发送到存储单元（8），数据负载控制线（14）将负载控制信号发送到正交变换算子），并且寄存器更新控制线（15）向最大/最小值检测和存储单元（9,10）发送寄存器更新信号。

2. 发明公开

KR1020080101772A 전원 장치, 전원 장치의 동작 방법, 전자 장치, 및 전자 장치의 동작 방법 有权
标题翻译：电源装置，电源装置的操作方法，电子装置和电子装置的操作方法
公开(公告)号：KR1020080101772A
公开(公告)日：2008-11-21
申请号：KR1020080045527
申请日：2008-05-16
申请人： 소니 주식회사
发明人： 마끼노에이지 , 사끼오까유지 , 마쯔모또시즈노리
IPC分类号： H04N5/369 , H04N5/374
CPC分类号： H02J4/00 , G03B7/26 , H01L27/14609 , H04N3/1568 , H04N5/335 , H04N5/3597 , H04N5/3698 , H04N5/374 , H04N5/3741 , Y10T307/696 , Y10T307/76 , Y10T307/858 , Y10T307/865
摘要： A power apparatus, an operation method of the power apparatus, an electronic apparatus and an operation method of the electronic apparatus are provided to reduce power consumption of plural power sources having different voltage effectively and set a start up sequence freely. A first transistor(Tr22) is driven by a second power source. The first transistor outputs power of a second power source to a transmission gate. A second transistor(Tr21) is driven by the second power source. The second transistor outputs power of the first power source to the transmission gate. A 3rd transistor(Tr23) is driven with a 3rd power source. The 3rd transistor outputs power of the 3rd power source to the transmission gate. A fourth transistor(Tr31) is positioned in the front of the second transistor. The fourth transistor is driven with the first power source. The fourth transistor outputs power of the first power source to a source of the second transistor. When the power supply of the second power source is stopped, the fourth transistor stops outputting the power of the first power source to the source of the second transistor.
摘要翻译：提供电力设备的电力设备，电力设备的操作方法，电子设备和电子设备的操作方法，以有效地降低具有不同电压的多个电源的功耗，并且自由地设置启动顺序。第一晶体管（Tr22）被第二电源驱动。第一晶体管将第二电源的功率输出到传输门。第二晶体管（Tr21）由第二电源驱动。第二晶体管将第一电源的功率输出到传输门。第三晶体管（Tr23）由第三电源驱动。第三晶体管将第三电源的功率输出到传输门。第四晶体管（Tr31）位于第二晶体管的前面。第四晶体管由第一电源驱动。第四晶体管将第一电源的功率输出到第二晶体管的源极。当第二电源的电源停止时，第四晶体管停止向第二晶体管的源极输出第一电源的电力。

3. 发明公开

KR1020080101775A 이미지 센서, 전자 장치, 및 전자 장치의 구동 방법 有权
标题翻译：图像传感器，电子设备和电子设备的驱动方法
公开(公告)号：KR1020080101775A
公开(公告)日：2008-11-21
申请号：KR1020080045553
申请日：2008-05-16
申请人： 소니 주식회사
发明人： 마끼노에이지
IPC分类号： H04N5/353 , H04N5/374
CPC分类号： H04N5/3591 , H04N5/341 , H04N5/3452 , H04N5/3456 , H04N5/3532 , H04N5/3535 , H04N5/3765
摘要： An image sensor of simple configuration, an electronic apparatus and a driving method of the electronic apparatus are provided to obtain an image of high quality through simple configuration. An address generating unit generates a shutter row address and a read row address by an image sensor(200) which reads a pixel signal of a pixel corresponding to the address or an electronic shutter operation with regard to a pixel corresponding to the address by supplying a control signal with an address for designating respective pixels arranged in a pixel array by predetermined row and column. The shutter row address specifies a row of a pixel in which an electronic shutter operation is performed during 1 horizontal period among pixels arranged in a pixel array(221). The read address specifies a row of a pixel in which a pixel signal is read during 1 horizontal period. The first memory unit memorizes the shutter row address generated by the address generating unit. The second memory unit memorizes the read row address generated by the address generating unit.
摘要翻译：提供一种简单配置的图像传感器，电子设备和电子设备的驱动方法，以通过简单的配置获得高质量的图像。地址产生单元通过图像传感器（200）生成快门行地址和读取行地址，该图像传感器（200）通过提供一个地址生成单元来读取对应于地址的像素的像素信号或电子快门操作控制信号具有通过预定行和列指定排列在像素阵列中的各个像素的地址。快门行地址指定在排列在像素阵列（221）中的像素之间的1个水平周期期间执行电子快门操作的像素的行。读取地址指定在1个水平周期期间读取像素信号的像素的行。第一存储单元存储由地址生成单元生成的快门行地址。第二存储单元存储由地址生成单元生成的读取行地址。

4. 发明公开

KR1020080101768A 구동 장치 有权
标题翻译：驱动装置
公开(公告)号：KR1020080101768A
公开(公告)日：2008-11-21
申请号：KR1020080045506
申请日：2008-05-16
申请人： 소니 주식회사
发明人： 사끼오까요우지 , 마끼노에이지
IPC分类号： H04N5/341 , H04N5/374
CPC分类号： H04N5/3765 , H04N5/374
摘要： A driving apparatus is provided to prevent a change of power of low level when a pixel is driven, thereby preventing deterioration of pixel quality. A first pMOS transistor(31) is connected to a first electric potential. A first nMOS transistor(32) is connected to a second electric potential. The second electric potential is serially connected to the first pMOS transistor. A control unit(14) respectively controls the first pMOS transistor and the first Nmos transistor by using a first ON signal which controls turn on timing of one between the first pMOS transistor and the first Nmos transistor. A signal of electric potential of a node between the first pMOS transistor and the first Nmos transistor is a signal for driving a pixel.
摘要翻译：提供驱动装置，以防止像素驱动时低电平的功率变化，从而防止像素质量的劣化。第一pMOS晶体管（31）连接到第一电位。第一nMOS晶体管（32）连接到第二电位。第二电位串联连接到第一pMOS晶体管。控制单元（14）通过使用控制第一pMOS晶体管和第一Nmos晶体管之间的导通定时的第一ON信号来分别控制第一pMOS晶体管和第一Nmos晶体管。第一pMOS晶体管和第一Nmos晶体管之间的节点的电位信号是用于驱动像素的信号。

5. 发明授权

KR101464749B1 구동 장치 有权
标题翻译：驾驶设备
公开(公告)号：KR101464749B1
公开(公告)日：2014-11-24
申请号：KR1020080045506
申请日：2008-05-16
申请人： 소니 주식회사
发明人： 사끼오까요우지 , 마끼노에이지
IPC分类号： H04N5/341 , H04N5/374
摘要： 화소를 구동하는 경우에서, 로우 레벨의 전원의 변동을 방지하고, 이에 의해, 화질의 열화를 방지한다. pMOS 트랜지스터(31)는, 전위 VDD와 접속한다. pMOS 트랜지스터(31)와 직렬로 접속된 nMOS 트랜지스터(32)는, 전위 VSS와 접속된다. 타이밍 조정부(51)는, pMOS 트랜지스터(31)와 nMOS 트랜지스터(32) 중 어느 1개의 온의 타이밍을 제어하는 온 신호 φTR_PMOS를 이용하여, pMOS 트랜지스터(31)와 nMOS 트랜지스터(32)를 개별로 제어한다. pMOS 트랜지스터(31)와 nMOS 트랜지스터(32)의 접속점의 전위의 신호는, 화소를 구동하는 구동 신호로서 화소부에 입력된다. 본 발명은, 예를 들면, CMOS 이미지 센서의 화소 구동 회로에 적용할 수 있다.
AND 회로, OR 회로, NOT 회로, 화소 구동 회로, 어드레스 디코더, 드라이버부, 타이밍 조정부, 제어부, 전소 게이트 신호, 리셋 신호, 셀렉트 신호
摘要翻译：在驱动像素的情况下，防止低电平的电源的波动，由此防止图像质量的恶化。 pMOS晶体管31连接到电势VDD。与pMOS晶体管31串联连接的nMOS晶体管32连接到电位VSS。定时调整部51，PMOS晶体管31和NMOS晶体管32中任一项的使用控制pMOS晶体管31和nMOS晶体管32与个人的上信号φTR_PMOS控制的时序的。将pMOS晶体管31和nMOS晶体管32之间的连接点的电势的信号作为用于驱动像素的驱动信号输入到像素部分。本发明可以应用于例如CMOS图像传感器的像素驱动电路。

6. 发明授权

KR101459146B1 이미지 센서, 전자 장치, 및 전자 장치의 구동 방법 有权
标题翻译：图像传感器，电子设备以及驱动电子设备的方法
公开(公告)号：KR101459146B1
公开(公告)日：2014-11-07
申请号：KR1020080045553
申请日：2008-05-16
申请人： 소니 주식회사
发明人： 마끼노에이지
IPC分类号： H04N5/353 , H04N5/374
CPC分类号： H04N5/3591 , H04N5/341 , H04N5/3452 , H04N5/3456 , H04N5/3532 , H04N5/3535 , H04N5/3765
摘要： 소정의 행 및 열로 화소 어레이에 배치된 복수의 화소의 각각을 특정하는 어드레스와 함께 제어 신호를 공급함으로써, 상기 어드레스에 대응하는 화소에 대한 전자 셔터 동작, 또는 상기 어드레스에 대응하는 화소의 화소 신호의 판독을 행하는 이미지 센서로서가 개시된다. 상기 이미지 센서는, 상기 화소 어레이에 배치된 화소 중, 1 수평 기간 내에 전자 셔터 동작을 행할 화소의 행을 특정하는 셔터행 어드레스, 및 동일한 1 수평 기간 내에 화소 신호의 판독을 행할 화소의 행을 특정하는 판독행 어드레스를 생성하는 어드레스 생성 수단과, 상기 어드레스 생성 수단에 의해 생성된 상기 셔터행 어드레스를 기억하는 제1 기억 수단과, 상기 어드레스 생성 수단에 의해 생성된 상기 판독행 어드레스를 기억하는 제2 기억 수단을 구비하고, 상기 어드레스 생성 수단은, 1 수평 기간 내에서 상기 판독행의 선택 펄스(selection pulse)가 온 상태(ON state)인 유효 기간 내에, 상기 판독행에 대응하는 상기 셔터행 어드레스를 생성한다.
이미지 센서, 화소 어레이, 수직 선택 디코더, 래치 회로, 센서 제어기, 래치, AND 게이트, OR 게이트
摘要翻译：通过提供控制信号以及指定以预定的行和列排列在像素阵列中的多个像素中的每一个的地址，对应于该地址的像素的电子快门操作或者对应于该地址的像素的电子快门操作公开了一种用于读取的图像传感器。图像传感器包括：快门行地址，用于指定在像素阵列中排列的像素中的一个水平周期内要经历电子快门操作的像素行;以及用于读取一个水平周期内的像素信号的像素行第一存储装置，用于存储由地址生成装置生成的快门行地址;第二存储装置，用于存储由地址生成装置生成的读取的行地址; 并且地址生成装置在一个水平时段内在读取行的选择脉冲处于ON状态的有效时段内生成对应于读取行的快门行地址的地址它产生。

7. 发明授权

KR101413340B1 전원 장치, 전원 장치의 동작 방법, 전자 장치, 및 전자 장치의 동작 방법 有权
标题翻译：电源装置，电源装置的操作方法，电子装置和电子装置的操作方法
公开(公告)号：KR101413340B1
公开(公告)日：2014-06-27
申请号：KR1020080045527
申请日：2008-05-16
申请人： 소니 주식회사
发明人： 마끼노에이지 , 사끼오까유지 , 마쯔모또시즈노리
IPC分类号： H04N5/369 , H04N5/374
CPC分类号： H02J4/00 , G03B7/26 , H01L27/14609 , H04N3/1568 , H04N5/335 , H04N5/3597 , H04N5/3698 , H04N5/374 , H04N5/3741 , Y10T307/696 , Y10T307/76 , Y10T307/858 , Y10T307/865
摘要： 제1 전원, 상기 제1 전원보다도 고전위인 제2 전원, 및 상기 제1 전원보다도 저전압인 제3 전원 - 상기 전원 모두는 보조 장치에 전력을 공급함 - 중 어느 하나를, 포토다이오드를 갖는 CMOS 이미지 센서의 전송 게이트로 절환하고, 해당 전력을 상기 전송 게이트에 출력하는 전원 장치가 개시된다. 상기 장치는, 상기 제2 전원에 의해 구동되고, 상기 전송 게이트에 상기 제2 전원의 전력을 출력하는 제1 트랜지스터와, 상기 제2 전원에 의해 구동되고, 상기 전송 게이트에 상기 제1 전원의 전력을 출력하는 제2 트랜지스터와, 상기 제3 전원에 의해 구동되고, 상기 전송 게이트에 상기 제3 전원의 전력을 출력하는 제3 트랜지스터와, 상기 제2 트랜지스터의 전단에 위치되고, 상기 제1 전원에 의해 구동되며, 상기 제1 전원의 전력을 상기 제2 트랜지스터의 소스에 출력하는 제4 트랜지스터를 포함한다.
촬상부, 화상 처리부, 스위치, 리세트 신호 출력부, 3값 출력 드라이버, 하드 클리어 신호 발생부, 드라이버 제어부, 트랜지스터

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式