专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100735518B1 금속 배선 구조를 형성하는 방법 失效
标题翻译：形成金属化结构的方法
公开(公告)号：KR100735518B1
公开(公告)日：2007-07-04
申请号：KR1020060001374
申请日：2006-01-05
申请人： 삼성전자주식회사
发明人： 이경우 , 구자흠 , 박완재 , 홍덕호
IPC分类号： H01L21/28
CPC分类号： H01L21/7684 , H01L21/76801 , H01L21/76802 , H01L21/76877
摘要： 본 발명은 금속 배선 구조를 형성하는 방법에 관한 것으로, 본 발명에 따른 금속 배선 구조를 형성하는 방법은 반도체 기판 위에 제 1 절연층을 형성하고, 제 1 절연층 위에 제 2 절연층을 형성하고, 제 2 절연층과 제 1 절연층을 순차적으로 선택적으로 에칭하여 콘택홀을 정의하고, 제 2 절연층의 위와 콘택홀의 안쪽으로 연장되는 제 1 금속층을 형성하고, 제 1 금속층을 패터닝하여 제2 절연층을 노출시키고, 패턴이 형성된 제 1 금속층을 에칭 마스크로 이용하여, 충분한 시간 동안 제 2절연층을 선택적으로 에칭하여 제 1 전기 절연층을 노출시키고 콘택홀 안의 금속 플러그를 노출시키고, 전도성 충전 물질로 노출된 금속 플러그 안의 심(seam)을 채우고, 전도성 충전 물질로 채워진 노출된 금속 플러그 위에 제 2 금속층을 형성하는 것을 포함하여 구성되며, 백 엔드 프로세스(back-end processing) 공정이 완료된 이후 장치의 수율(yield)을 감소시킬 수 있는 금속 결함(예를 들면, 금속선 단락)을 감소시킬 수 있다.
금속배선 구조, 절연층, 콘택홀
摘要翻译：根据本发明的形成金属互连结构的方法包括：在半导体衬底上形成第一绝缘层;在第一绝缘层上形成第二绝缘层; 第二绝缘层和第一绝缘层被选择性地依次蚀刻以限定接触孔，第一金属层被形成在第二绝缘层上并且向接触孔的内部延伸，并且第一金属层被图案化以形成第二绝缘体暴露第一电绝缘层并将金属插塞暴露在接触孔中，使用图案化的第一金属层作为蚀刻掩模选择性地蚀刻第二绝缘层足够的时间，用导电填充材料填充暴露的金属插塞中的接缝并在填充有导电填充材料的暴露金属插塞上形成第二金属层，可以减少在后端处理过程完成之后可能降低器件产量的金属缺陷（例如金属导线短路）。

2. 发明公开

KR1020100007571A 화학적 기계적 연마 설비의 제어 시스템 및 그의 연마 시간제어 방법 无效
标题翻译：化学机械抛光设备控制系统及其控制抛光时间的方法
公开(公告)号：KR1020100007571A
公开(公告)日：2010-01-22
申请号：KR1020080068249
申请日：2008-07-14
申请人： 삼성전자주식회사
发明人： 한주철 , 김형균 , 이승만 , 이기욱 , 이성배 , 홍덕호 , 김동훈 , 문선호
IPC分类号： H01L21/304
CPC分类号： B24B37/015 , H01L21/30625
摘要： PURPOSE: A control system of chemical mechanical polishing equipment and a method for controlling a polishing time thereof are provided to improve accuracy of a polishing time by correcting an error of the polishing time due to the deterioration of a component. CONSTITUTION: A sample logic unit(230) calculates a sample process time about the sample of a product. A main process logic unit(220) calculates a main process time about a current lot of the product by the sample process time. A correction logic unit(240) calculates the difference value of the polishing time due to the time interval of a feedback timing and the current timing. A process controller(210) controls the polishing time due to the deterioration of the component of the chemical mechanical polishing equipment by adding the main process time to the difference value.
摘要翻译：目的：提供化学机械抛光设备的控制系统和控制其抛光时间的方法，以通过校正由于部件的劣化导致的抛光时间的误差来提高抛光时间的精度。构成：样品逻辑单元（230）计算关于产品样品的样品处理时间。主处理逻辑单元（220）通过样本处理时间计算关于当前批次的主处理时间。校正逻辑单元（240）计算由于反馈定时和当前定时的时间间隔引起的抛光时间的差值。过程控制器（210）通过将主处理时间添加到差值来控制由于化学机械抛光设备的部件的劣化引起的抛光时间。

3. 发明公开

KR1020050026272A 반도체 소자의 배선 형성방법 失效
标题翻译：在半导体器件中形成互连线的方法
公开(公告)号：KR1020050026272A
公开(公告)日：2005-03-15
申请号：KR1020030063293
申请日：2003-09-09
申请人： 삼성전자주식회사
发明人： 이효종 , 이경우 , 안정훈 , 하상록 , 손홍성 , 서봉석 , 홍덕호 , 정세영 , 이종원 , 이수근
IPC分类号： H01L21/28
摘要： A method of forming a metal line of a semiconductor device is provided to restrain electrical failure of a metal line or a metal plug by using an alloy line. An insulating layer(302) with a damascene pattern composed of a first trench(304a) and a via hole(306) and a second trench(304b) is formed on a lower layer(300). A diffusion barrier(308), a first seed layer, and a first conductive layer are sequentially formed thereon. At this time, the via hole and the second trench are completely filled with the first conductive layer. An additional material layer and a second conductive layer are sequentially formed on the resultant structure to fill completely the first trench. The insulating layer is exposed to the outside by planarizing the resultant structure. An alloy layer(314) is formed in the via hole and the first trench by using a heat treatment.
摘要翻译：提供形成半导体器件的金属线的方法，以通过使用合金线来抑制金属线或金属插塞的电气故障。在下层（300）上形成具有由第一沟槽（304a）和通孔（306）和第二沟槽（304b）组成的镶嵌图案的绝缘层（302）。在其上依次形成扩散阻挡层（308），第一籽晶层和第一导电层。此时，通孔和第二沟槽被完全填充有第一导电层。在所得结构上依次形成附加材料层和第二导电层，以完全填充第一沟槽。通过平坦化所得结构将绝缘层暴露于外部。通过热处理在通孔和第一沟槽中形成合金层（314）。

4. 发明公开

KR1020030025618A 구리 금속막의 연마 방법, 연마장치 및 구리 금속 배선형성 방법 失效
标题翻译：用于抛光铜金属层的方法和装置及其形成铜金属线的方法
公开(公告)号：KR1020030025618A
公开(公告)日：2003-03-29
申请号：KR1020010058749
申请日：2001-09-21
申请人： 삼성전자주식회사
发明人： 한자형 , 하상록 , 손홍성 , 홍덕호 , 박병률
IPC分类号： H01L21/304
CPC分类号： H01L21/02074 , H01L21/3212 , H01L21/32134 , H01L21/76838 , H01L21/7684
摘要： PURPOSE: A method and an apparatus for polishing a copper metal layer and a method for forming a copper metal line are provided to minimize the generation of scratch in a polishing process by removing an uneven copper oxide layer. CONSTITUTION: The first insulating layer(32) is formed on a silicon wafer(30). A conductive pattern(32a) is formed on the first insulating layer(32). An etch stop layer, the second insulating layer, and the third insulating layer are formed on the first insulating layer(32). A via hole is formed by etching the third insulating layer and the second insulating layer. A trench is formed by etching the third insulating layer. A barrier metal layer(44) is formed on sidewall and bottoms of the via hole and the trench and an upper face of the third insulating layer. A copper metal layer is formed on the barrier metal layer(44). A crystalline copper metal layer(47) is formed by performing a thermal process.
摘要翻译：目的：提供一种用于抛光铜金属层的方法和装置以及形成铜金属线的方法，以通过去除不均匀的氧化铜层来最小化抛光过程中的划痕的产生。构成：第一绝缘层（32）形成在硅晶片（30）上。导电图案（32a）形成在第一绝缘层（32）上。在第一绝缘层（32）上形成有蚀刻停止层，第二绝缘层和第三绝缘层。通过蚀刻第三绝缘层和第二绝缘层形成通孔。通过蚀刻第三绝缘层形成沟槽。在通孔和沟槽的侧壁和底部以及第三绝缘层的上表面上形成阻挡金属层（44）。在阻挡金属层（44）上形成铜金属层。通过进行热处理形成结晶铜金属层（47）。

5. 发明授权

KR100745988B1 금속 배선층을 갖는 집적 회로 장치의 형성 방법 有权
标题翻译：形成其中具有金属互连层的集成电路器件的方法
公开(公告)号：KR100745988B1
公开(公告)日：2007-08-06
申请号：KR1020060045705
申请日：2006-05-22
申请人： 삼성전자주식회사 , 인피니언 테크놀로지스 노쓰 아메리카 코포레이션
发明人： 홍덕호 , 이경우 , 마커스나적 , 로만노플러
IPC分类号： H01L21/28
CPC分类号： C25D5/022 , H01L21/31144 , H01L21/76802 , H01L21/76877 , H01L23/485 , H01L2924/0002 , H01L2924/00
摘要： 금속 배선층을 형성하는 방법은 반도체 기판 위에 콘택홀을 갖는 절연층을 형성하고 그 후 상기 콘택홀에 인접한 위치에, 절연층 내의 리세스를 형성하는 것을 포함한다. 상기 콘택홀 및 상기 리세스는 제1 도전 물질(예를 들어, 텅스텐(W))로 채워진다. 그 후 상기 콘택홀 내 상기 제1 도전 물질의 적어도 일 부분이 노출된다. 이 노출은 상기 콘택홀 내 및 상기 리세스 내 상기 제1 도전 물질을 에치 마스크로 이용하여 상기 절연층 부분을 에칭함으로써 일어난다. 그 후 상기 리세스내 상기 제1 도전 물질이 제거되어 상기 절연층의 다른 부분이 노출된다. 이에 이어서, 상기 제1 도전 물질의 노출된 부분은 제2 도전 물질(예를 들어, 구리(Cu))로 커버링되어, 상기 제1 도전 물질의 노출된 부분과 직접 접촉한다. 이 커버링 단계는 상기 제1 및 제2 도전 물질을 포함하는 와이어링 패턴을 정의하게 된다.
집적 회로 장치, 금속 배선, 디싱, 금속 결함, 더미 금속

6. 发明授权

KR100703975B1 금속 배선 구조를 가지는 집적 회로 장치 형성 방법 失效
标题翻译：形成具有金属互连结构的集成电路器件的方法
公开(公告)号：KR100703975B1
公开(公告)日：2007-04-09
申请号：KR1020060001375
申请日：2006-01-05
申请人： 삼성전자주식회사
发明人： 이경우 , 홍덕호
IPC分类号： H01L21/3205
摘要： 집적 회로 장치를 형성하는 방법은 반도체 기판 위에 제1 절연층을 형성하고, 제1 절연층 위에 절연 건식 에치 스토퍼층을 형성하는 단계를 포함한다. 제2 절연층은 건식 에치 스토퍼층 위에 형성된다. 적어도 하나의 콘택 홀은 제2 절연층을 통해 제1 절연층의 안쪽으로 연장되도록 제공된다. 금속층은 콘택 홀의 안쪽과 제2 전기 절연층의 위쪽으로 배치된다. 제1 연마 패드 압력으로 금속층을 화학 기계적 폴리싱하여 제2 전기 절연층을 노출시키고 콘택 홀의 안에 금속 플러그를 만드는 단계가 수행된다. 제2 절연층의 노출된 표면을 건식 에칭하여 건식 에치 스토퍼층 표면과 건식 에치 스토퍼층으로부터 연장된 금속 플러그의 측벽을 노출시킨다. 또한, 연마 스토퍼층으로 건식 에치 스토퍼층을 이용하여 제1 연마 패드 압력보다 낮은 제2 연마 패드 압력으로 금속 플러그를 화학 기계적 폴리싱하는 단계가 수행된다.

7. 发明公开

KR1020070035930A 금속 배선 구조를 형성하는 방법 失效
标题翻译：形成金属互连结构的方法
公开(公告)号：KR1020070035930A
公开(公告)日：2007-04-02
申请号：KR1020060001374
申请日：2006-01-05
申请人： 삼성전자주식회사
发明人： 이경우 , 구자흠 , 박완재 , 홍덕호
IPC分类号： H01L21/28
CPC分类号： H01L21/7684 , H01L21/76801 , H01L21/76802 , H01L21/76877
摘要： 본 발명은 금속 배선 구조를 형성하는 방법에 관한 것으로, 본 발명에 따른 금속 배선 구조를 형성하는 방법은 반도체 기판 위에 제 1 절연층을 형성하고, 제 1 절연층 위에 제 2 절연층을 형성하고, 제 2 절연층과 제 1 절연층을 순차적으로 선택적으로 에칭하여 콘택홀을 정의하고, 제 2 절연층의 위와 콘택홀의 안쪽으로 연장되는 제 1 금속층을 형성하고, 제 1 금속층을 패터닝하여 제2 절연층을 노출시키고, 패턴이 형성된 제 1 금속층을 에칭 마스크로 이용하여, 충분한 시간 동안 제 2절연층을 선택적으로 에칭하여 제 1 전기 절연층을 노출시키고 콘택홀 안의 금속 플러그를 노출시키고, 전도성 충전 물질로 노출된 금속 플러그 안의 심(seam)을 채우고, 전도성 충전 물질로 채워진 노출된 금속 플러그 위에 제 2 금속층을 형성하는 것을 포함하여 구성되며, 백 엔드 프로세스(back-end processing) 공정이 완료된 이후 장치의 수율(yield)을 감소시킬 수 있는 금속 결함(예를 들면, 금속선 단락)을 감소시킬 수 있다.
금속배선 구조, 절연층, 콘택홀

8. 发明授权

KR100586018B1 연마 헤드용 플렉서블 멤브레인 및 이를 포함하는 연마 장치 失效
标题翻译：用于抛光头的柔性膜和包括其的化学机械抛光装置
公开(公告)号：KR100586018B1
公开(公告)日：2006-06-01
申请号：KR1020040008267
申请日：2004-02-09
申请人： 삼성전자주식회사
发明人： 박무용 , 구자응 , 한상철 , 홍덕호
IPC分类号： H01L21/304
CPC分类号： B24B37/30 , Y10T279/11
摘要： 균일한 압력으로 기판을 가압할 수 있는 연마 헤드용 플렉서블 멤브레인 및 이를 포함하는 연마 장치가 개시되어 있다. 플렉서블 멤브레인은 제1 및 제2 면을 갖는 가압판을 포함한다. 가압판의 제1 면은 기판을 흡착하여 연마 패드에 가압한다. 제1 면과 반대측에 위치하는 제2 면은 연마 헤드의 서포터가 결합되어 공간을 형성하고, 공간으로 기판 흡착을 위한 진공과 기판 가압을 위한 제1 공기압이 제공된다. 연마 헤드의 서포터와 결합되는 구획부재가 가압판의 제2 면 상에 형성되어, 공간을 적어도 2개 이상의 영역으로 구획한다. 공기압 도입부가 구획부재에 형성되어, 공기압 도입부를 통해서 가압판으로 제2 공기압이 제공된다. 기판을 전체적으로 균일한 압력으로 연마 패드에 밀착시킬 수가 있어서, 균일한 두께로 연마할 수가 있다.

9. 发明公开

KR1020040064984A 반도체 제조용 씨엠피 장치 无效
标题翻译：用于制造半导体器件的CMP装置
公开(公告)号：KR1020040064984A
公开(公告)日：2004-07-21
申请号：KR1020030002046
申请日：2003-01-13
申请人： 삼성전자주식회사
发明人： 홍덕호 , 김동일
IPC分类号： H01L21/304
摘要： PURPOSE: A CMP apparatus for fabricating a semiconductor device is provided to perform simultaneously a process for conditioning a polishing pad as well as a process for polishing a wafer by forming a conditioning layer on a polishing head. CONSTITUTION: A CMP apparatus for fabricating a semiconductor device includes a polishing pad, a polishing head, and a wear ring. The polishing pad(210) is used for polishing a wafer. The polishing head(220) is installed at an upper part of the polishing pad in order to absorb, fix, and polish the wafer. The wear ring(230) is installed around a wafer absorption part of a bottom side of the polishing head in order to prevent the escape of the wafer. A conditioning layer is formed on a bottom side of the wear ring in order to perform a wafer conditioning process.
摘要翻译：目的：提供一种用于制造半导体器件的CMP设备，用于同时执行用于调节抛光垫的处理以及通过在抛光头上形成调理层来抛光晶片的工艺。构成：用于制造半导体器件的CMP装置包括抛光垫，抛光头和耐磨环。抛光垫（210）用于抛光晶片。抛光头（220）安装在抛光垫的上部，以便吸收，固定和抛光晶片。磨损环（230）安装在抛光头的底侧的晶片吸收部分周围，以防止晶片的逸出。为了进行晶片调整处理，在耐磨环的底侧形成调理层。

10. 发明授权

KR100541051B1 반도체 소자의 배선 형성방법 失效
标题翻译：用于形成半导体元件的布线的方法
公开(公告)号：KR100541051B1
公开(公告)日：2006-01-11
申请号：KR1020030063293
申请日：2003-09-09
申请人： 삼성전자주식회사
发明人： 이효종 , 이경우 , 안정훈 , 하상록 , 손홍성 , 서봉석 , 홍덕호 , 정세영 , 이종원 , 이수근
IPC分类号： H01L21/28
摘要： 반도체 소자의 배선 형성방법을 제공한다. 이 방법은 먼저, 하지층 상에 절연층을 형성한다. 상기 절연층을 패터닝하여 상기 절연층 내에 제1 트렌치 및 상기 제1 트렌치 보다 작은 폭을 갖는 제2 트렌치와 아울러서 상기 제1 트렌치 하부에 상기 하지층을 노출시키는 비아홀을 형성한다. 상기 트렌치들 및 상기 비아홀을 갖는 결과물 상에 확산 장벽층 및 제1 시드층을 콘포말하게 그리고 차례로 형성한다. 상기 제1 시드층 상에 제1 도전층을 형성하되, 상기 제1 도전층은 상기 제2 트렌치 및 상기 비아홀을 채우도록 형성되고 상기 제1 트렌치 내에서 콘포말하게 형성한 다. 이후, 상기 제1 도전층 상에 첨가물질층을 콘포말하게 형성하고, 상기 첨가물질층 상에 상기 제1 트렌치를 채우는 제2 도전층을 형성한다. 상기 제2 도전층, 상기 첨가물질층, 상기 제1 도전층, 상기 시드층 및 상기 확산장벽층을 연속적으로 평탄화시키어 상기 절연층의 상부면을 노출시킨다. 상기 평탄화 공정이 완료된 결과물을 열처리하여 상기 제1 트렌치 및 상기 비아홀 내에 선택적으로 상기 제1 도전층, 상기 제2 도전층 및 상기 첨가물질층의 합금층을 형성한다.
SIV, 듀얼 다마신, selective alloy, Cu, Al
摘要翻译：提供了一种形成半导体器件的布线的方法。该方法首先在底层上形成绝缘层。将绝缘层图案化以形成用于暴露第一沟槽下方的接地层的通孔以及具有比绝缘层中的第一沟槽更小的宽度的第二沟槽。扩散阻挡层和第一种子层共形地形成在具有沟槽和通孔的合成物上。在第一种子层上形成第一导电层，其中第一导电层形成为填充第二沟槽和通孔并且以共形的方式形成在第一沟槽中。之后，在第一导电层上共形地形成添加材料层，并且在添加材料层上形成第二导电层以填充第一沟槽。第二导电层，添加材料层，第一导电层，籽晶层和扩散阻挡层被连续平坦化以暴露绝缘层的上表面。对所得到的平坦化工艺进行热处理，以选择性地在第一沟槽和通孔中形成第一导电层，第二导电层和添加材料层的合金层。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式