会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 2. 发明授权
    • 전력 분석 공격에 안전한 논리 연산 장치 및 방법
    • 用于执行逻辑操作的装置和方法对抗差分功率分析
    • KR100725169B1
    • 2007-06-04
    • KR1020050007705
    • 2005-01-27
    • 삼성전자주식회사
    • 백유진
    • G06F7/00G06F7/06
    • H04L9/003H04L2209/046H04L2209/08H04L2209/12
    • 여기에 개시된 논리 연산 장치 및 방법은, 논리 AND 연산, 논리 OR 연산, 논리 NAND 연산, 논리 NOR 연산, 논리 XOR 연산, 논리 XNOR 연산, 및 논리 NOT 연산에 대해 랜덤 마스크 기법을 적용한다. 랜덤 마스크 기법이 적용된 상기 논리 연산 장치는, 입력 데이터를 랜덤 마스크 데이터로 변환하고, 복수 개의 랜덤 데이터들과 상기 랜덤 마스크 데이터들을 조합하여 복수 개의 데이터 쌍들을 구성한다. 그리고, 복수 개의 데이터 쌍들에 대해 하나 또는 그 이상의 종류의 논리 연산들(예를 들면, 논리 AND 연산, 논리 OR 연산, 논리 NAND 연산, 및 논리 NOR 연산 중 적어도 어느 하나)을 수행한 후, 상기 논리 연산 장치에서 수행하고자 하는 논리 연산 결과와 일치되도록 상기 논리 연산 결과들을 조합한다. 조합된 논리 연산 결과는 랜덤 마스크 데이터 형태로 출력된다. 이와 같은 구성을 가지는 연산 장치는 적어도 둘 이상의 논리 연산들이 복합된 복합 논리 연산(예를 들면, 불 연산과 산술 연산이 복합된 논리 연산)에 적용될 수 있고, 가산, 감산, 곱셈, 및 나눗셈 기능들 중 적어도 어느 하나를 수행하는 산술연산장치에 적용될 수 있다. 따라서, 전력분석공격에 안전하도록 복잡한 암호화 알고리즘을 하드웨어로 구성할 수 있다.
    • 5. 发明公开
    • 암호화 장치, 암호화 방법 및 그 기록매체
    • 结构设计和结构方法及其存储介质
    • KR1020050072537A
    • 2005-07-12
    • KR1020040000879
    • 2004-01-07
    • 삼성전자주식회사
    • 백유진
    • G06F7/52
    • G06F7/00G06F2207/7233H04L9/003
    • 암호화 장치, 암호화 방법 및 그 기록매체가 개시된다. 상기 암호화 장치는 제1난수와 데이터를 수신하고 제1마스크된 데이터를 출력하는 제1마스킹 회로; 제2난수와 상기 제1마스킹 회로로부터 출력된 상기 제1마스크된 데이터를 수신하고, 제2마스크된 데이터를 출력하는 제2마스킹 회로를 구비한다. 상기 제2마스킹 회로는 상기 제1마스크된 데이터와 상기 제2난수를 논리곱하는 논리곱 회로, 상기 논리곱 회로의 출력신호를 수신하고 수신된 출력신호를 소정의 방향으로 소정의 비트만큼씩 쉬프트시키는 쉬프트 회로, 및 상기 제1마스크된 데이터와 상기 쉬프트 회로의 출력신호를 수신하고 상기 제1마스크된 데이터로부터 상기 쉬프트 회로의 출력신호를 산술 뺄셈하고 제2마스크된 데이터를 출력하는 감산기를 구비한다. 상기 제1마스크된 데이터는 부울 마스크된 데이터이고 상기 제2마스크된 데이터는 산술 마스크된 데이터이다.
    • 6. 发明授权
    • 불 마스크와 산술 마스크의 변환 회로 및 변환 방법
    • 布尔和算术掩码之间的转换电路和方法
    • KR101566408B1
    • 2015-11-05
    • KR1020090021866
    • 2009-03-13
    • 삼성전자주식회사
    • 백유진
    • G06F7/505G06F9/305H03K19/00
    • G06F7/764
    • 논리게이트의수 및연산시간을감소시킬수 있는불 마스크와산술마스크의변환회로및 변환방법이개시된다. 상기불 마스크과산술마스크의변환회로는, m 개의변환부(m은 2 이상인자연수)를구비하는불 마스크와산술마스크의변환회로에있어서, 제1 변환부는, 입력데이터들각각의첫 번째비트들을입력받고, 상기입력받은비트들중의어느하나를제1 출력비트로서출력하며, 상기입력받은비트들중의일부를배타적논리합연산하여그 결과를제1 중간결과비트로서제2 변환부로출력하고, 제n 변환부는(n은 2 이상이고, m 이하인자연수), 상기입력데이터들각각의 n-1번째비트들및 n번째비트들을입력받고, 제n-1 중간결과비트및 제n-1 출력비트중 적어도하나를제n-1 변환부로부터입력받으며, 상기입력받은비트들중에서제1 그룹을논리곱연산및 배타적논리합연산하여그 결과를제n 출력비트로서출력하고, 상기입력받은비트들중에서제2 그룹을논리곱연산및 배타적논리합연산하여제n 중간결과비트로서출력하는것을특징으로한다.
    • 9. 发明公开
    • 불 마스크와 산술 마스크의 변환 회로 및 변환 방법
    • BOOLEAN和ARITHMETIC MASKS之间的转换电路和方法
    • KR1020100103304A
    • 2010-09-27
    • KR1020090021866
    • 2009-03-13
    • 삼성전자주식회사
    • 백유진
    • G06F7/505G06F9/305H03K19/00
    • G06F7/764
    • PURPOSE: A convert circuit and conversion method of a ball mask and a calculation mask are provided to reduce the numbers and calculation time of a logical gates. CONSTITUTION: A first converting unit(110) receives a first bits of input data. A first converting unit outputs a result by a part of XOR operation among bits to a second converting unit. A nth converting unit(140) outputs result by an AND operation of a first group among bits and a XOR operation as nth output bit. A nth converting unit output a second group among inputted bits by AND operation and XOR operation as a nth intermediate result bit.
    • 目的:提供球屏蔽和计算掩码的转换电路和转换方法,以减少逻辑门的数量和计算时间。 构成:第一转换单元(110)接收输入数据的第一位。 第一转换单元将比特中的一部分异或运算的结果输出到第二转换单元。 第n个转换单元(140)通过比特中的第一组的AND运算和作为第n个输出比特的异或运算输出结果。 第n个转换单元通过“与”运算和异或运算输出输入的比特中的第二组作为第n个中间结果比特。