专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100247222B1 반도체 메모리 장치의 테스트 방법 失效
标题翻译：半导体存储器件的测试方法
公开(公告)号：KR100247222B1
公开(公告)日：2000-03-15
申请号：KR1019960037159
申请日：1996-08-30
申请人： 삼성전자주식회사
发明人： 유광석 , 배용준
IPC分类号： H01L21/66
摘要： 본 발명은 반도체 메모리 장치에 관한 것으로, 특히 반도체 메모리 장치의 테스트 시간을 줄일 수 있는 테스트 방법에 관한 것이며, 본 발명의 목적은 테스트 시간의 단축 및 테스트 비용을 감소시킬 수 있는 반도체 메모리 장치의 테스트 방법을 제공함에 있다. 이러한 목적을 달성하기 위한 기술적 사상에 따르면, 반도체 메모리 장치의 테스트 방법은 어드레스신호의 구간을 롱 사이클구간과 쇼트 사이클구간으로 분할하여, 상기 쇼트 사이클구간에서는 제1사이클 시간으로 테스트하고 상기 롱 사이클구간에서는 제2사이클 시간으로 테스트하는 것을 특징으로 한다.

2. 发明公开

KR1019980017382A 반도체 메모리 장치의 테스트 방법 失效
标题翻译：测试半导体存储器件的方法
公开(公告)号：KR1019980017382A
公开(公告)日：1998-06-05
申请号：KR1019960037159
申请日：1996-08-30
申请人： 삼성전자주식회사
发明人： 유광석 , 배용준
IPC分类号： H01L21/66
摘要： 본 발명은 반도체 메모리 장치에 관한 것으로, 특히 반도체 메모리 장치의 테스트 시간을 줄일 수 있는 테스트 방법에 관한 것이며, 본 발명의 목적은 테스트 시간의 단축 및 테스트 비용을 감소시킬 수 있는 반도체 메모리 장치의 테스트 방법을 제공함에 있다. 이러한 목적을 달성하기 위한 기술적 사상에 따르면, 반도체 메모리 장치의 테스트 방법은 어드레스신호의 구간을 롱 사이클구간과 쇼트 사이클구간으로 분할하여, 상기 쇼트 사이클구간에서는 제1사이클 시간으로 테스트하고 상기 롱 사이클구간에서는 제2사이클 시간으로 테스트하는 것을 특징으로 한다.

3. 发明公开

KR1019990051394A 퓨즈를 갖는 에스램 셀 无效
标题翻译：带保险丝的ESRAM电池
公开(公告)号：KR1019990051394A
公开(公告)日：1999-07-05
申请号：KR1019970070711
申请日：1997-12-19
申请人： 삼성전자주식회사
发明人： 임일환 , 배용준 , 조원석 , 강형석
IPC分类号： H01L27/11
摘要： 본 발명은 퓨즈를 갖는 에스램 셀을 개시한다. 이 에스램 셀은 각각의 소오스가 접지선과 연결된 한 쌍의 드라이버 트랜지스터, 각각의 드라이버 트랜지스터의 드레인과 연결된 한 쌍의 억세스 트랜지스터, 및 각각의 드라이버 트랜지스터의 드레인과 전원선 사이에 개재된 한 쌍의 부하소자로 구성된 에스램 셀에 있어서, 한 쌍의 부하소자 및 전원선 사이에 접속된 퓨즈를 구비하는 것을 특징으로 한다.

4. 发明公开

KR1020040038450A 반도체 메모리장치의 결함 셀 스크린회로 및 그 방법 无效
标题翻译：半导体存储器件的缺陷电池屏幕电路及其相关方法
公开(公告)号：KR1020040038450A
公开(公告)日：2004-05-08
申请号：KR1020020067406
申请日：2002-11-01
申请人： 삼성전자주식회사
发明人： 배용준 , 한공흠 , 김상균 , 하영남 , 손진국
IPC分类号： G11C29/00
摘要： PURPOSE: A defect cell screen circuit of a semiconductor memory device and a method for the same are provided to effectively detect the defect cell since the screen is performed by reducing the pulse width margin of the word line selection signal of a conventional write mode during the defect cell screen mode. CONSTITUTION: A defect cell screen circuit of a semiconductor memory device includes a mode selection circuit(100), a data transition detector(DTD), DTD Summator Pulse signal(PPD) generation circuit(200). The mode selection circuit(100) outputs a pair of mode selection signals being opposite to each other by receiving the option signal through the option pads. The PPD pulse generation circuit(200) controls the width of the word line selection signal by the mode selection signal outputted from the mode selection circuit(100) by receiving the DTD signal.
摘要翻译：目的：提供半导体存储器件的缺陷单元屏幕电路及其方法，以有效地检测缺陷单元，因为屏幕是通过减少常规写入模式的字线选择信号的脉冲宽度裕度来执行的缺陷单元格屏幕模式。构成：半导体存储器件的缺陷单元屏幕电路包括模式选择电路（100），数据转换检测器（DTD），DTD累加器脉冲信号（PPD）产生电路（200）。模式选择电路（100）通过通过选项焊盘接收选项信号而输出彼此相反的一对模式选择信号。 PPD脉冲发生电路（200）通过接收DTD信号，通过从模式选择电路（100）输出的模式选择信号来控制字线选择信号的宽度。

5. 发明公开

KR1019980022362A 웰 바이어스 패드를 가지는 반도체 메모리 장치 无效
标题翻译：一种具有阱偏置焊盘的半导体存储器件
公开(公告)号：KR1019980022362A
公开(公告)日：1998-07-06
申请号：KR1019960041485
申请日：1996-09-21
申请人： 삼성전자주식회사
发明人： 홍경수 , 김영근 , 배용준 , 강형석
IPC分类号： H01L21/66
摘要： 본 발명은 별도의 쎌 바이어스 패드가 접속된 반도체 메모리 장치에 관한 것으로, 메모리 쎌을 구성하는 웰 영역을 구분하여 특정부분에 쎌 바이어스를 인가할 수 있는 별도의 바이어스 패드를 구비하여 즉, 피피웰 또는 피웰에 별도의 바이어스 패드를 구성하여 높은 전위차를 가지는 노드의 누설전류의 근원을 트랜지스터 채널과 접합 누설전류로 구분 규명할 수 있고, 누설전류로 인한 메모리 쎌의 페일을 선별 구제가 가능하고, 과전압에 의해 약해질 수 있는 취약부분에 별도의 스트레스를 가해 페일 소지가 있는 메모리 쎌을 미리 제거할 수 있어 반도체 메모리 장치의 고품질화와 생산성 향상을 얻을 수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式