会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 2. 发明公开
    • 중앙처리장치와 주변 장치들간의 인터페이스를 위한 장치
    • 用于接口CPU和外围设备的设备
    • KR1020030027630A
    • 2003-04-07
    • KR1020010060999
    • 2001-09-29
    • 삼성전자주식회사
    • 권윤주백인권김석환
    • G06F13/00
    • Y02D10/14
    • PURPOSE: A device for interfacing a CPU and peripheral devices is provided to reduce an electric power consumption when the CPU and the peripheral devices, which are operated in a lower frequency band than a clock of the CPU, are interfaced in a computer system. CONSTITUTION: The first peripheral devices are connected to a CPU through the first bus which is operated in accordance with a clock of the CPU. The second peripheral devices are connected to the CPU through the second bus operated in a lower frequency band than a clock of the CPU. An interface device including an access timing adjusting unit(460) creates an access control signal for controlling a data access time between the CPU and the second peripheral devices differently according to devices, and supplies the access control signal to a corresponding device out of the second peripheral devices. The access control signal controls a data write/read time between the CPU and the second peripheral devices differently according to devices.
    • 目的:提供一种用于连接CPU和外围设备的设备,以便在CPU和与CPU的时钟频率相比较低的频带中操作的外围设备在计算机系统中进行接口时,可降低电力消耗。 构成:第一个外围设备通过根据CPU的时钟运行的第一个总线连接到CPU。 第二外围设备通过在比CPU的时钟更低的频带工作的第二总线连接到CPU。 包括访问定时调整单元(460)的接口设备根据设备创建用于控制CPU和第二外围设备之间的数据访问时间的访问控制信号,并将访问控制信号提供给第二个 外围设备。 访问控制信号根据设备不同地控制CPU和第二外围设备之间的数据写/读时间。
    • 9. 发明公开
    • 적응 인터럽트 제어를 수행하는 컴퓨터 시스템 및 그것의 인터럽트 제어 방법
    • 计算机系统执行自适应中断控制及其中断控制方法
    • KR1020170131738A
    • 2017-11-30
    • KR1020160061337
    • 2016-05-19
    • 삼성전자주식회사
    • 김경산김경호김석환신승욱임지현
    • G06F13/24G06F3/06G06F9/54
    • G06F3/0611G06F3/0659G06F3/0685G06F13/24
    • 본발명의실시예에따른컴퓨터시스템은호스트와저장장치를포함한다. 상기호스트는입출력요청(IO request)을제공한다. 상기저장장치는상기호스트로부터입출력요청을입력받고, 입출력요청을완료한다음에입출력완료(IO completion)를알리는인터럽트를상기호스트로제공한다. 상기호스트는지연된 IO 수를이용하여상기저장장치의인터럽트발생수를조절한다. 본발명의실시예에따른컴퓨터시스템은 CPU의부하상태또는지연된 IO의수를기초로, 저장장치의인터럽트발생을적응적으로제어할수 있다. 본발명에의하면, 저장장치의인터럽트발생을조절함으로, 컴퓨터시스템의성능또는처리시간의손실없이, CPU 이득을확보할수 있다.
    • 根据本发明实施例的计算机系统包括主机和存储设备。 主机提供IO请求。 存储装置从主机接收输入/输出请求,并且在完成输入/输出请求时向主机提供中断以通知输入/输出完成(IO完成)的完成。 主机通过使用延迟的IO编号来控制存储设备的中断发生次数。 根据本发明实施例的计算机系统可以基于CPU的负载状态或延迟的IO的数量自适应地控制存储设备的中断。 根据本发明,通过控制存储装置中的中断的发生,可以保证CPU增益,而不会损失计算机系统的性能或处理时间。
    • 10. 发明授权
    • 분리로직을 이용한 메모리 공유장치
    • 使用分离逻辑电路的存储器共享设备
    • KR100810262B1
    • 2008-03-07
    • KR1020010076928
    • 2001-12-06
    • 삼성전자주식회사
    • 권윤주김석환
    • G06F12/00
    • 본 발명은 용량이 다른 두 개의 메모리를 프로래머블하게 나누어 쓸 수 있는 분리 로직을 이용하여 효율적으로 메모리를 공유하는 방법에 관한 것으로써, 고유한 기능을 수행하며 서로 다른 메모리 용량을 필요로 하는 제1 및 제2 기능블럭들과, 상기 제1 및 제2 기능블럭들에 의하여 공유되며 자기진단 로직을 가지는 통합 메모리와, 상기 제1 및 제2 기능블럭들이 상기 통합 메모리를 사용하도록 하기 위한 기록/독출 주소 신호와 기록/독출 이네이블 신호를 각각 생성하는 제1 및 제2 메모리 제어로직들과, 상기 통합 메모리의 전체 메모리 영역을 제1 메모리 영역과 제2 메모리 영역으로 분리하고 상기 분리된 각 메모리 영역에 적합하도록 변환된 기록/독출 주소 신호를 상기 통합 메모리로 제공하는 분리로직을 포함한다. 이로써 본 발명은 메모리 장치를 효율화, 소형화, 집적화하고, 동작 처리 지연을 최소화할 수 있다.

      메모리 공유, 분리 로직