专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020090090604A 단일 ＡＤＣ 방식의 씨모스 이미지 센서 회로 无效
标题翻译： CMOS图像传感器电路单模转换器数字转换器类型
公开(公告)号：KR1020090090604A
公开(公告)日：2009-08-26
申请号：KR1020080015921
申请日：2008-02-21
申请人： 삼성전자주식회사
发明人： 길민선
IPC分类号： H04N5/378 , H04N5/374
CPC分类号： H04N5/37455 , H04N5/37457
摘要： A CMOS image sensor circuit of single ADC mode capable of increasing signal bandwidth and reducing the single ADC mode is provided to prevent sampling error by capacitance inconsistency by removing the capacitor equipped in a gain amplifier unit. A sample and hold array(301) includes a capacitor for reset signal and a capacitor for image signal. The sample and hold array comprises a plurality of unit sample and hold circuits. The video signal or the reset signal outputted in the unit PIXEL circuit is stored unit sample and hold circuits. A gain amplifier part(350) outputs the amplified signal. A pair of image signal buses transmits the voltage stored in the capacitor for the video signal to the input end of the gain amplifier part.
摘要翻译：提供能够增加信号带宽和降低单个ADC模式的单ADC模式的CMOS图像传感器电路，以通过去除增益放大器单元中配备的电容器来防止电容不一致的采样误差。采样和保持阵列（301）包括用于复位信号的电容器和用于图像信号的电容器。采样和保持阵列包括多个单元采样和保持电路。在单位PIXEL电路中输出的视频信号或复位信号是存储单元采样和保持电路。增益放大器部分（350）输出放大的信号。一对图像信号总线将存储在视频信号的电容器中的电压发送到增益放大器部分的输入端。

2. 发明授权

KR100532504B1 샘플링 커패시터의 수가 감소된 상호연관 이중 샘플링회로 및 이를 구비하는 ＣＭＯＳ 이미지 센서 失效
标题翻译：相关的双采样电路具有减少的采样电容器数量和包括其的CMOS图像传感器
公开(公告)号：KR100532504B1
公开(公告)日：2005-11-30
申请号：KR1020040007826
申请日：2004-02-06
申请人： 삼성전자주식회사
发明人： 길민선
IPC分类号： H01L27/146 , H01L31/10
摘要： 레이아웃 면적을 크게 줄일 수 있고 또한 오프셋 전압을 인가하는 타이밍이 다른 동작에 제약을 받지 않도록 하며 또한 램프신호의 전압 왜곡을 없앨 수 있는 상호연관 이중 샘플링(Correlated Double Sampling, CDS) 회로 및 이를 구비하는 CMOS 이미지 센서가 개시된다. 상기 CDS 회로는, CMOS 이미지 센서 내에 포함되는 픽셀 센서의 출력단에 일단이 연결되는 커패시터, 및 포지티브 입력단자에는 램프신호가 커패시터를 경유하지 않고 직접 인가되고 네거티브 입력단자에는 상기 커패시터의 타단이 연결되는 비교기를 구비하는 것을 특징으로 한다.

3. 发明公开

KR1020090090603A 상호연관 이중 샘플링 회로 有权
标题翻译：相关双重采样电路
公开(公告)号：KR1020090090603A
公开(公告)日：2009-08-26
申请号：KR1020080015920
申请日：2008-02-21
申请人： 삼성전자주식회사
发明人： 길민선 , 이광현
IPC分类号： H04N5/378 , H04N5/374
CPC分类号： H03K5/153 , H01L27/14643 , H03K5/24 , H04N5/335 , H04N5/378
摘要： A correlation double sampling circuit reducing the influence of a parasitic capacitor and increasing the sensitivity of the video signal is provided to reduce the influence of the parasitic capacitor by directly connecting the output end of a unit pixel circuit. A first capacitor inputs ramp signal. A comparator(350) uses lamp signal and output signal of unit pixel circuit by using a differential amplifier(351). The comparator compares the output signal and lamp signal. The one input end of the differential amplifier applies the output signal of the unit pixel circuit. The other input terminal of the differential amplifier is connected to one end of the first capacitor.
摘要翻译：提供了减小寄生电容的影响并提高视频信号的灵敏度的相关双采样电路，通过直接连接单位像素电路的输出端来减小寄生电容的影响。第一个电容输入斜坡信号。比较器（350）使用差分放大器（351）来使用灯信号和单位像素电路的输出信号。比较器比较输出信号和灯信号。差分放大器的一个输入端施加单位像素电路的输出信号。差分放大器的另一输入端连接到第一电容器的一端。

4. 发明授权

KR100833630B1 기생 커패시턴스의 영향을 제거할 수 있는 인터 페이스 및그 방법 有权
标题翻译：接口电缆去除对比电容的影响及其方法
公开(公告)号：KR100833630B1
公开(公告)日：2008-05-30
申请号：KR1020070020383
申请日：2007-02-28
申请人： 삼성전자주식회사
发明人： 길민선 , 이광현
IPC分类号： H04N5/369 , H04N5/357
CPC分类号： G11C27/026 , H04N5/357 , H04N5/378
摘要： An interface for removing an influence of parasitic capacitance and a method thereof are provided to prevent distortion of a digital image signal by removing the influence of parasitic capacitance. An interface(62) includes a first and second capacitors, a first operational amplifier(AM1), a second operational amplifier(AM3), and a switch array. The first operational amplifier includes a first input terminal connected to a first bus and a second input terminal connected to a first power source. The second operational amplifier includes a third input terminal connected to a second bus and a fourth input terminal connected to the first power source. The switch array is arranged to connect the first capacitor between the first power source and the first input terminal and to connect the second capacitor between the first power source and the third input terminal in a sampling process. The switch array is arranged to connect the first capacitor between an output terminal of the first operational amplifier and the first input terminal and to connect the second capacitor between an output terminal of the second operational amplifier and the third input terminal.
摘要翻译：提供了用于消除寄生电容影响的接口及其方法，以通过消除寄生电容的影响来防止数字图像信号的失真。接口（62）包括第一和第二电容器，第一运算放大器（AM1），第二运算放大器（AM3）和开关阵列。第一运算放大器包括连接到第一总线的第一输入端和连接到第一电源的第二输入端。第二运算放大器包括连接到第二总线的第三输入端和连接到第一电源的第四输入端。开关阵列被布置成在第一电源和第一输入端之间连接第一电容器，并且在采样过程中将第二电容器连接在第一电源和第三输入端之间。开关阵列被布置成在第一运算放大器的输出端和第一输入端之间连接第一电容器，并且在第二运算放大器的输出端和第三输入端之间连接第二电容。

5. 发明公开

KR1020060033124A 샘플링 커패시터의 수가 감소된 상호연관 이중 샘플링 회로 无效
标题翻译：具有采样电容器数量减少的相关双重采样电路
公开(公告)号：KR1020060033124A
公开(公告)日：2006-04-19
申请号：KR1020040082078
申请日：2004-10-14
申请人： 삼성전자주식회사
发明人： 길민선 , 한건희 , 임승현
IPC分类号： H04N5/378
CPC分类号： H04N5/378 , H04N5/3741 , H04N5/37457
摘要： 레이아웃 면적, 스위칭 잡음 및 램프신호의 전압 왜곡을 줄일 수 있고, 오프셋 전압을 인가하는 타이밍이 다른 동작에 제약을 받지 않도록 하며, 또한 리셋(Reset) 전압과 신호 전압의 차이를 저장하는 커패시터의 안정적인 동작을 제공하는 상호연관 이중 샘플링(Correlated Double Sampling, CDS) 회로가 개시된다. 본 발명에 따른 CDS 회로는 제 1 스위치, 플로팅 방지 커패시터, 신호 저장 커패시터, 비교기 및 제 2 스위치를 구비한다. 제 1 스위치는 CMOS 이미지 센서 내에 포함되는 픽셀 센서의 출력 신호 전달을 제어 한다. 플로팅 방지 커패시터는 상기 제 1 스위치의 출력과 전원 소스 사이에 연결된다. 신호 저장 커패시터는 상기 제 1 스위치의 상기 출력에 일단이 연결된다. 비교기는 포지티브 입력단자에는 램프신호가 커패시터를 경유하지 않고 직접 인가되고 네거티브 입력단자에는 상기 신호 저장 커패시터의 타단이 연결된다. 제 2 스위치는 상기 비교기의 상기 네거티브 입력단자와 상기 비교기의 출력 사이에 연결된다. 본 발명에 따른 CDS 회로는 플로팅 방지 커패시터를 부가 하여 리셋(Reset) 전압과 신호 전압의 차이를 저장하는 신호 저장 커패시터의 안정적인 동작을 보장한다.

6. 发明授权

KR101688600B1 피드백 클램프블록을 구비하는 샘플링회로, 영상신호증폭회로 및 상기 영상신호증폭회로를 구비하는 이미지센서 有权
标题翻译：采样电路和图像信号放大电路包括反馈钳位块和图像传感器，包括图像信号放大电路
公开(公告)号：KR101688600B1
公开(公告)日：2016-12-23
申请号：KR1020100034392
申请日：2010-04-14
申请人： 삼성전자주식회사
发明人： 길민선 , 정영균 , 최원호 , 신지훈
IPC分类号： H04N5/335
CPC分类号： G11C27/026 , H03F3/082
摘要： 본발명은영상신호를샘플링하고증폭하는샘플링회로에관한것으로, 특히상기샘플링회로에포함된증폭기의출력단자와네가티브입력단자사이에설치된피드백클램프블록을구비하는샘플링회로, 영상신호를샘플링하고증폭하는영상신호증폭회로및 상기영상신호증폭회로를구비하는이미지센서를개시한다. 상기샘플링회로는적어도하나의스위치, 적어도하나의커패시터및 증폭기를이용하여입력신호를샘플링하는기능을수행하며, 상기샘플링회로는상기증폭기의출력단자와네가티브입력단자사이에연결된클램프블록을더 구비하고, 상기클램프블록은샘플링시 상기증폭기의출력단자의전압준위와네가티브입력단자의전압준위의최대차이를일정하게유지하는기능을수행한다.
摘要翻译：采样电路通过使用至少一个开关，至少一个电容器，放大器和连接在放大器的输出端子和负输入端子之间的钳位块来对输入信号进行采样。钳位块防止放大器的输出端子的电压电平与放大器的负输入端子的电压电平之间的差异超过最大电压差。

7. 发明授权

KR101448151B1 상호연관 이중 샘플링 회로 有权
标题翻译：相关双采样电路
公开(公告)号：KR101448151B1
公开(公告)日：2014-10-13
申请号：KR1020080015920
申请日：2008-02-21
申请人： 삼성전자주식회사
发明人： 길민선 , 이광현
IPC分类号： H04N5/378 , H04N5/374
CPC分类号： H03K5/153 , H01L27/14643 , H03K5/24 , H04N5/335 , H04N5/378
摘要： 상호연관 이중 샘플링 회로가 개시된다. 본 발명의 일 실시예에 따른 상호연관 이중 샘플링 회는 제1 커패시터 및 비교기를 구비한다. 제1 커패시터는 일단으로 램프 신호를 입력받는다. 비교기는 내부적으로 구비되는 차동 증폭기를 이용하여 상기 램프 신호 및 단위 화소 회로의 출력 신호를 입력받고, 상기 출력 신호와 상기 램프 신호를 비교하는 동작을 수행한다. 차동 증폭기의 일 입력단은 상기 단위 화소 회로의 출력 신호를 직접 인가받고, 상기 다른 입력단은 상기 제1 커패시터의 다른 일단과 연결된다. 본 발명의 일 실시예에 따른 상호연관 이중 샘플링 회로는 단위 화소 회로의 출력단을 상호연관 이중 샘플링 회로의 입력단에 직접 연결시킴으로써, 기생 커패시터의 영향을 감소시킬 수 있다. 또한, 기생 커패시터의 영향 감소로 인하여, 출력되는 영상 신호의 감도를 증가시킬 수 있다.

8. 发明公开

KR1020110114973A 피드백 클램프블록을 구비하는 샘플링회로, 영상신호증폭회로 및 상기 영상신호증폭회로를 구비하는 이미지센서 有权
标题翻译：采样电路和图像信号放大电路，包括反馈钳位块和图像传感器，包括图像信号放大电路
公开(公告)号：KR1020110114973A
公开(公告)日：2011-10-20
申请号：KR1020100034392
申请日：2010-04-14
申请人： 삼성전자주식회사
发明人： 길민선 , 정영균 , 최원호 , 신지훈
IPC分类号： H04N5/335
CPC分类号： G11C27/026 , H03F3/082 , H04N5/335
摘要： 본 발명은 영상신호를 샘플링하고 증폭하는 샘플링회로에 관한 것으로, 특히 상기 샘플링회로에 포함된 증폭기의 출력단자와 네가티브 입력단자 사이에 설치된 피드백 클램프블록을 구비하는 샘플링회로, 영상신호를 샘플링하고 증폭하는 영상신호증폭회로 및 상기 영상신호증폭회로를 구비하는 이미지센서를 개시한다. 상기 샘플링회로는 적어도 하나의 스위치, 적어도 하나의 커패시터 및 증폭기를 이용하여 입력신호를 샘플링 하는 기능을 수행하며, 상기 샘플링회로는 상기 증폭기의 출력단자와 네가티브 입력단자 사이에 연결된 클램프블록을 더 구비하고, 상기 클램프블록은 샘플링 시 상기 증폭기의 출력단자의 전압준위와 네가티브 입력단자의 전압준위의 최대 차이를 일정하게 유지하는 기능을 수행한다.
摘要翻译：采样电路通过使用至少一个开关，至少一个电容器，放大器和连接在放大器的输出端子和负输入端子之间的钳位块来对输入信号进行采样。钳位块防止放大器的输出端子的电压电平与放大器的负输入端子的电压电平之间的差异超过最大电压差。

9. 发明公开

KR1020050079729A 샘플링 커패시터의 수가 감소된 상호연관 이중 샘플링회로 및 이를 구비하는 ＣＭＯＳ 이미지 센서 失效
标题翻译：具有减少数量的采样电容器的相关双重采样电路和包括其的CMOS图像传感器
公开(公告)号：KR1020050079729A
公开(公告)日：2005-08-11
申请号：KR1020040007826
申请日：2004-02-06
申请人： 삼성전자주식회사
发明人： 길민선
IPC分类号： H01L27/146 , H01L31/10
CPC分类号： H04N5/3575 , H04N5/374
摘要： 레이아웃 면적을 크게 줄일 수 있고 또한 오프셋 전압을 인가하는 타이밍이 다른 동작에 제약을 받지 않도록 하며 또한 램프신호의 전압 왜곡을 없앨 수 있는 상호연관 이중 샘플링(Correlated Double Sampling, CDS) 회로 및 이를 구비하는 CMOS 이미지 센서가 개시된다. 상기 CDS 회로는, CMOS 이미지 센서 내에 포함되는 픽셀 센서의 출력단에 일단이 연결되는 커패시터, 및 포지티브 입력단자에는 램프신호가 커패시터를 경유하지 않고 직접 인가되고 네거티브 입력단자에는 상기 커패시터의 타단이 연결되는 비교기를 구비하는 것을 특징으로 한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式