专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020050089493A 적층형 세라믹 캐패시터 无效
标题翻译：多层陶瓷电容器
公开(公告)号：KR1020050089493A
公开(公告)日：2005-09-08
申请号：KR1020040014946
申请日：2004-03-05
申请人： 삼성전기주식회사
发明人： 최인영 , 심창훈 , 황경남 , 최태원
IPC分类号： H01G4/005
摘要： 절연파괴 방지기능을 갖는 적층형 세라믹 캐패시터(multi-layer ceramic capacitor,MLCC)를 제공한다.
상기 적측형 세라믹 캐패시터는, 적어도 둘 이상의 유전체층;과, 상기 유전체층에 인쇄되어 소정의 회로를 형성하는 다수의 내부전극; 및, 상기 내부전극과 전기적으로 연결되도록 외측에 제공되는 외부전극을 포함하고, 상기 내부전극은 전하집중에 의한 절연파괴를 방지토록 엣지부가 만곡되어 인쇄된 것을 특징으로 한다.
이와 같은 본 발명에 의하면, 유전체층에 인쇄되는 내부전극(어레이 패턴)의 엣지부분을 만곡되게 형성시킴으로서, 내부전극 엣지부분에서 발생되는 전하집중에 의한 유전체층 절연파괴를 방지시키어 캐패시터의 제품 품질을 가일층 향상시키도록 하는 보다 개선된 효과를 얻는다.

2. 发明授权

KR100856242B1 초고용량 캐패시터 및 그 제조방법 失效
标题翻译：超高容量电容器及其制造方法
公开(公告)号：KR100856242B1
公开(公告)日：2008-09-03
申请号：KR1020060034399
申请日：2006-04-17
申请人： 삼성전기주식회사
发明人： 정해석 , 위성권 , 채은혁 , 최태원 , 고진우
IPC分类号： H01G4/30 , H01G4/005 , H01G4/018
摘要： 본 발명은 초고용량 캐패시터 및 그 제조방법에 관한 것이다.
본 발명의 초고용량 캐패시터는, 유전체층; 상기 유전체층 사이에 교대로 배열된 적어도 하나의 제 1내부전극층 및 제 2내부전극층; 상기 제 1내부전극층중 적어도 하나와 전기적으로 연결된 제 1외부전극; 및 상기 제 2내부전극층중 적어도 하나와 전기적으로 연결된 제 2외부전극;을 포함하고,
상기 제 1내부전극층 및 제 2내부전극층은 각각 그 층에 실질적으로 수직하는 다수의 수직전극을 가지며, 상기 제 1내부전극층의 수직전극과 상기 제 2내부전극층의 수직전극이 상호 교대로 배열된다.
본 발명에 따르면 진공증착법을 적용하여 유전체와 전극의 두께를 현저하게 감소시킬 수 있으며, 제한된 공간내에서 전극의 겹침면적을 최대화할 수 있어 초고용량의 캐패시터를 제공할 수 있다.
트랜치 구조, 증착, 식각, 캐패시터, 수직전극

3. 发明授权

KR101444511B1 적층형 세라믹 캐패시터 有权
标题翻译：多层陶瓷电容器
公开(公告)号：KR101444511B1
公开(公告)日：2014-09-30
申请号：KR1020110118183
申请日：2011-11-14
申请人： 삼성전기주식회사
发明人： 시태성 , 황경남 , 최태원
IPC分类号： H01G4/30 , H01G4/005
摘要： 본 발명의 적층형 세라믹 캐패시터에 관한 것으로, 본 발명의 일 실시예에 따른 적층형 세라믹 캐패시터는 복수개의 유전체층이 적층되어 형성되며, 가로가 0.9 ± 0.15 mm 이고, 세로가 0.6 ± 0.10 mm 의 사이즈를 갖는 적층된 캐패시터 본체; 복수개의 유전체층 각각에 형성된 2개의 내부 전극; 및 캐패시터 본체의 외면에 형성되며 상기 내부 전극과 전기적으로 연결되는 복수 개의 외부 전극;을 포함하고, 내부 전극은 인접한 유전체층에 형성된 내부 전극과 겹침 면적을 갖도록 형성되며, 겹침 면적은 400㎛
2 이상일 수 있다.
본 발명에 따르면 0906 사이즈 어레이의 내부 면적을 최적화하여 초고용량의 캐패시터를 구현하면서 제품의 신뢰도를 향상시킬 수 있다.

4. 发明公开

KR1020070109145A 적층형 칩 커패시터 失效
标题翻译：多层芯片电容器
公开(公告)号：KR1020070109145A
公开(公告)日：2007-11-15
申请号：KR1020060041710
申请日：2006-05-09
申请人： 삼성전기주식회사
发明人： 정해석 , 위성권 , 박동석 , 채은혁 , 고진우 , 최태원 , 이병화 , 박민철
IPC分类号： H01G4/005 , H01G4/01
摘要： A multilayer chip capacitor is provided to facilitate the lamination of an inner electrode in the chip capacitor by using only two inner electrode patterns for manufacturing the chip capacitor. A capacitor body includes plural dielectric layers. First and second inner electrode layers(160,170) are separated from the dielectric layer inside the capacitor body. The outer electrode is formed on an outer surface of the capacitor and electrically connected to the inner electrode layer. Each of the first and second inner electrode layers is separated into more than three electrode plates. Each of the electrode plate includes first and second leads for coupling the electrode plate with the outer electrode. Leads of the first inner electrode layer are alternatively arranged to be adjacent to leads of the second inner electrode layer. The adjacent leads of the first and second electrode layer have different polarities.
摘要翻译：提供了一种多层片状电容器，以通过仅使用两个用于制造芯片电容器的内部电极图案来促进片状电容器中的内部电极层压。电容器主体包括多个电介质层。第一和第二内部电极层（160,170）与电容器体内部的电介质层分离。外电极形成在电容器的外表面上并与内电极层电连接。第一和第二内部电极层中的每一个分离成多于三个电极板。每个电极板包括用于将电极板与外部电极耦合的第一和第二引线。第一内部电极层的引线交替地布置成与第二内部电极层的引线相邻。第一和第二电极层的相邻引线具有不同的极性。

5. 发明授权

KR100755654B1 ＥＳＲ 특성 제어가능한 적층세라믹 커패시터 有权
标题翻译：具有控制ESR的多层陶瓷电容器
公开(公告)号：KR100755654B1
公开(公告)日：2007-09-04
申请号：KR1020060052020
申请日：2006-06-09
申请人： 삼성전기주식회사
发明人： 정해석 , 위성권 , 박동석 , 윤혁준 , 최태원 , 고진우 , 채은혁 , 이병화 , 박민철
IPC分类号： H01G4/30 , H01G4/12 , H01G4/005
摘要： A multilayer ceramic capacitor with controllable ESR(Equivalent Series Resistance) characteristics is provided to control ESR characteristics and to prevent IR degradation and moisture-proof failure due to permeation of a plating solution. In a multilayer ceramic capacitor(100), a ceramic lamination includes a dielectric layer(10) and a number of internal electrodes(20,30) arranged between the dielectric layers. An external electrode(50) is formed on both ends of the ceramic lamination. A resistor layer(70) is formed on the external electrode, and includes conductive metal element forming the external electrode.
摘要翻译：提供具有可控ESR（等效串联电阻）特性的多层陶瓷电容器，以控制ESR特性，并防止由于电镀液渗透导致的IR降解和防潮失效。在多层陶瓷电容器（100）中，陶瓷层叠体包括介电层（10）和布置在电介质层之间的多个内部电极（20,30）。在陶瓷层叠体的两端形成有外部电极（50）。在外部电极上形成电阻层（70），并且包括形成外部电极的导电金属元件。

6. 发明公开

KR1020070063371A 단자전극 형성장치 失效
标题翻译：用于获取终端电极的装置
公开(公告)号：KR1020070063371A
公开(公告)日：2007-06-19
申请号：KR1020050123517
申请日：2005-12-14
申请人： 삼성전기주식회사
发明人： 최태원 , 위성권 , 정해석 , 고진우 , 황석준 , 강성형
IPC分类号： H01G4/228
摘要： An apparatus for forming a terminal electrode is provided to lower an error rate of a forming process by forming an electrode terminal of uniform width and size on a chip. An apparatus for forming a terminal electrode includes a roll(100), a driving unit(200), a chip(300), and a transfer unit(400). An outer plane of the roll(100) is formed to have a polygonal post shape with a plurality of planes. A conducting paste is formed on an outer circumference plane of the roll(100). At least one chip(300) is mounted on the transfer unit(400). The transfer unit(400) transfers the chip(300) toward the roll(100) so that the conductive paste is spread. The driving unit(200) rotates the roll(100) so that the chip(300) corresponds to the plane. The driving unit(200) rotates the roll(100) so that the plane is moved by the same linear speed with the chip(300).
摘要翻译：提供一种用于形成端子电极的装置，通过在芯片上形成均匀宽度和尺寸的电极端子来降低成形过程的误差率。一种用于形成端子电极的装置包括辊（100），驱动单元（200），芯片（300）和转移单元（400）。辊（100）的外平面形成为具有多个平面的多边形柱形。在辊（100）的外周平面上形成导电糊。至少一个芯片（300）安装在传送单元（400）上。转印单元（400）将芯片（300）朝向辊（100）传送，使得导电浆料扩散。驱动单元（200）使辊（100）旋转，使得芯片（300）对应于平面。驱动单元（200）使辊（100）旋转，使得平面与芯片（300）以相同的线速度移动。

7. 发明授权

KR100444226B1 유전율이 낮은 유전체 자기 조성물 및 이로 제조된 적층 세라믹 커패시터 失效
标题翻译： 유전율이낮은유전체자기조성물및이로제조된적층세라믹커패시터
公开(公告)号：KR100444226B1
公开(公告)日：2004-08-11
申请号：KR1020010081018
申请日：2001-12-19
申请人： 삼성전기주식회사
发明人： 이호석 , 최태원 , 장정희 , 박완배
IPC分类号： C04B35/468 , H01B3/12 , H01G4/12
摘要： PURPOSE: A dielectric magnetic composition and a multilayered ceramic capacitor prepared by using the composition are provided, to increase the multilayered number and the overlapped part of printed layer in producing a low capacitance multilayered ceramic capacitor, thereby improving the electrostatic capacitance and reducing the equivalent series resistance. CONSTITUTION: The dielectric magnetic composition comprises a compound represented by aBaTiO3-bMgCO3-cMnO2-dY2O3-eCr2O3-fPe-gBaxCa(1-x)SiO3, wherein Pe is at least one paraelectrics selected from the group consisting of SrZrO3, SrTiO3, CaTiO3 and CaZrO3; 0.2
摘要翻译：目的：提供一种介电磁性组合物和使用该组合物制备的多层陶瓷电容器，以在制造低电容多层陶瓷电容器时增加多层数量和印刷层的重叠部分，由此改善静电电容并减少等效串联抵抗性。构成：电介质磁性组合物包含由BaTiO3-bMgCO3-cMnO2-dY2O3-eCr2O3-fPe-gBaxCa（1-x）SiO3表示的化合物，其中Pe是至少一种选自SrZrO3，SrTiO3，CaTiO3和的CaZrO3; 0.2≤b≤6.0,0.05≤c≤1.5,0.05≤d≤2.0,0.05≤e≤0.5,5≤f≤30和0.5≤g<0.2 ; = a = 100时= 3; 和x是0.4-0.5。优选地，组合物还包含至多2摩尔V 2 O 3，至多10摩尔R 2 O 3或它们的混合物/ 100摩尔BaTiO 3，其中R为至少一种选自Er，Yb，La和Dy的稀土元素。

8. 发明公开

KR1020120019419A 적층형 세라믹 캐패시터 有权
标题翻译：多层陶瓷电容器
公开(公告)号：KR1020120019419A
公开(公告)日：2012-03-06
申请号：KR1020110118183
申请日：2011-11-14
申请人： 삼성전기주식회사
发明人： 시태성 , 황경남 , 최태원
IPC分类号： H01G4/30 , H01G4/005
摘要： PURPOSE: A laminated ceramic capacitor is provided to increase the capacity of a capacitance by forming an inner interval and outer interval of an inner electrode. CONSTITUTION: Two inner electrodes are respectively formed on a plurality of dielectric layers. The inner interval of an inner electrode is 70μm or less. The outer interval of the inner electrode is 60μm or less. A plurality of outer electrodes(110a,110b,110c,110d) is formed at an exterior of a capacitor main body(100). The outer electrode is electrically connected to the inner electrode.
摘要翻译：目的：提供层压陶瓷电容器，以通过形成内部电极的内部间隔和外部间隔来增加电容的容量。构成：在多个电介质层上分别形成两个内部电极。内部电极的内部间隔为70μm以下。内部电极的外部间隔为60μm以下。多个外电极（110a，110b，110c，110d）形成在电容器主体（100）的外部。外部电极与内部电极电连接。

9. 发明公开

KR1020070102781A 초고용량 캐패시터 및 그 제조방법 失效
标题翻译：超高电容电容器及其制造方法
公开(公告)号：KR1020070102781A
公开(公告)日：2007-10-22
申请号：KR1020060034399
申请日：2006-04-17
申请人： 삼성전기주식회사
发明人： 정해석 , 위성권 , 채은혁 , 최태원 , 고진우
IPC分类号： H01G4/30 , H01G4/005 , H01G4/018
摘要： An ultracapacitor and a manufacturing method thereof are provided to reduce the thickness of a dielectric and an electrode by applying a evaporation. An ultracapacitor includes dielectric layers(7), first internal electrode layers(5), second internal electrode layers(6), a first external electrode, and a second external electrode. The first internal electrode layer(5) and the second internal electrode layer(6) are alternately arranged between the dielectric layers(7). The first external electrode is electrically connected to at least one among the first internal electrode layers(5). The second electrode is electrically connected to at least one among the second internal electrode layers(6). The first internal electrode layer(5) and the second internal electrode layer(6) have a plurality of vertical electrodes(8). The vertical electrodes(8) of the first internal electrode layer(5) and the second internal electrode layer(6) are arranged alternately.
摘要翻译：提供一种超级电容器及其制造方法，以通过施加蒸发来减小电介质和电极的厚度。超级电容器包括电介质层（7），第一内部电极层（5），第二内部电极层（6），第一外部电极和第二外部电极。第一内部电极层（5）和第二内部电极层（6）交替地布置在电介质层（7）之间。第一外部电极与第一内部电极层（5）中的至少一个电连接。第二电极与第二内部电极层（6）中的至少一个电连接。第一内部电极层（5）和第二内部电极层（6）具有多个垂直电极（8）。第一内部电极层（5）和第二内部电极层（6）的垂直电极（8）交替配置。

10. 发明公开

KR1020030050559A 유전율이 낮은 유전체 자기 조성물 및 이로 제조된 적층 세라믹 커패시터 失效
标题翻译：具有低介电常数的电介质磁性组合物和使用组合物制备的多层陶瓷电容器
公开(公告)号：KR1020030050559A
公开(公告)日：2003-06-25
申请号：KR1020010081018
申请日：2001-12-19
申请人： 삼성전기주식회사
发明人： 이호석 , 최태원 , 장정희 , 박완배
IPC分类号： C04B35/468 , H01B3/12 , H01G4/12
CPC分类号： C04B35/468 , C04B2111/00844 , C04B2111/90 , C04B2235/3232 , C04B2235/3249 , H01B3/12 , H01G4/1227 , H01G4/30
摘要： PURPOSE: A dielectric magnetic composition and a multilayered ceramic capacitor prepared by using the composition are provided, to increase the multilayered number and the overlapped part of printed layer in producing a low capacitance multilayered ceramic capacitor, thereby improving the electrostatic capacitance and reducing the equivalent series resistance. CONSTITUTION: The dielectric magnetic composition comprises a compound represented by aBaTiO3-bMgCO3-cMnO2-dY2O3-eCr2O3-fPe-gBaxCa(1-x)SiO3, wherein Pe is at least one paraelectrics selected from the group consisting of SrZrO3, SrTiO3, CaTiO3 and CaZrO3; 0.2
摘要翻译：目的：提供一种通过使用该组合物制备的介电磁性组合物和多层陶瓷电容器，以便在制造低容量多层陶瓷电容器时增加印刷层的多层数和重叠部分，从而提高静电电容并降低等效系列抵抗性。构成：介电磁性组合物包含由BaTiO 3-bMgCO 3 -cMnO 2 -D 2 O 3 -eCr 2 O 3 -fPe-gBaxCa（1-x）SiO 3表示的化合物，其中，Pe为选自SrZrO 3，SrTiO 3，CaTiO 3和的CaZrO3; 0.2 <= b <= 6.0,0.05 <= c <= 1.5,0.05 <= d <= 2.0,0.05 <= e <= 0.5,5 = f <= 30和0.5 <= g <= 3 = 100; x为0.4-0.5。优选地，组合物还包含至多2mol V 2 O 3，至多10mol的R 2 O 3或其混合物/ 100mol的BaTiO 3，其中R是选自Er，Yb，La和Dy中的至少一种稀土元素。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式