专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020170045448A 접촉 감지 장치 审中-实审
标题翻译：接触感应装置
公开(公告)号：KR1020170045448A
公开(公告)日：2017-04-27
申请号：KR1020150144860
申请日：2015-10-16
申请人： 삼성디스플레이 주식회사 , 서강대학교산학협력단
发明人： 민경율 , 송준용 , 안길초
IPC分类号： G01R31/28 , G01R31/00 , G01R27/26 , G01R29/26
CPC分类号： G06F3/0418 , G06F3/044
摘要： 본발명은접촉감지장치에관한것이다. 본발명에따른접촉감지장치는, 복수의전극및 상기복수의전극각각에대응되도록구비된복수의출력채널에의해상기복수의전극과연결되며, 상기복수의출력채널로부터상기복수의전극의정전용량변화량을감지하는감지회로를포함하며, 상기감지회로는, 상기복수의출력채널중 제1 출력채널, 제2 출력채널, 제3 출력채널및 제4 출력채널로부터출력되는출력데이터를동시에센싱하며, 상기제2 출력채널은상기제1 출력채널에인접하고, 상기제4 출력채널은상기제3 출력채널에인접하며, 상기제1 내지제4 출력채널은제1 입력노드및 제2 입력노드를포함하는비교부의입력단에연결될수 있다.
摘要翻译：本发明涉及一种接触感测装置。根据本发明的触摸感测设备，多个输出信道的，包括多个电极和以对应于每个所述多个电极的被连接到多个电极，从所述多个输出通道的电极的电容，其中感测电路同时感测多个输出通道中的第一输出通道，第二输出通道，第三输出通道和第四输出通道输出的输出数据，第二输出通道与第一输出通道相邻，并且第四输出通道与第三输出通道相邻，并且第一至第四输出通道包括第一输入节点和第二输入节点可以连接到比较器的输入。

2. 发明公开

KR1020160080649A 변환 시간이 스케일링되는 알고리즘 아날로그 디지털 변환기 및 이를 이용한 변환 방법 有权
标题翻译：用于缩放转换时间的算法模数转换器及其转换方法
公开(公告)号：KR1020160080649A
公开(公告)日：2016-07-08
申请号：KR1020140193278
申请日：2014-12-30
申请人： 서강대학교산학협력단
发明人： 안길초 , 오주원
IPC分类号： H03M1/12
CPC分类号： H03M1/12
摘要： 본발명은변환시간이스케일링되는알고리즘아날로그디지털변환기및 이를이용한변환방법에관한것으로, 알고리즘(algorithmic) 아날로그디지털변환기는, 입력신호로부터선택된아날로그신호를디지털신호로변환하는플래시(flash) ADC(analog-to-digital converter) 및플래시 ADC으로부터출력되는디지털신호를아날로그신호로변환하고, 입력신호와변환된아날로그신호와의차이를증폭하여잔류전압을생성하는 MDAC(multiplying digital-to-analog converter)을포함하며, MDAC을통해잔류전압을생성하는사이클(cycle)을일정횟수만큼반복함으로써출력신호를생성하되, 사이클의반복횟수에따라변환시간(conversion time) 및변환에사용되는커패시터의크기를점진적으로감소시킨다.
摘要翻译：本发明涉及一种用于缩放转换时间的算法模数转换器及其转换方法。算法模数转换器包括：将从输入信号中选出的模拟信号转换为数字信号的闪存模数转换器（ADC）; 以及将由闪存ADC输出的数字信号转换为模拟信号的乘法数模转换器（MDAC），并通过放大输入信号和后一模拟信号之间的差产生残留电压。通过重复一个循环来产生输出信号，其中通过MDAC生成剩余电压，预定次数，以及转换时间和用于转换的电容器的尺寸同时根据数量逐渐减小重复循环。

3. 发明授权

KR101961363B1 피드-포워드 델타-시그마 변조기 有权
公开(公告)号：KR101961363B1
公开(公告)日：2019-03-22
申请号：KR1020170085723
申请日：2017-07-06
申请人： 서강대학교산학협력단
发明人： 안길초 , 곽용식
IPC分类号： H03M3/00

4. 发明授权

KR101692698B1 변환 시간이 스케일링되는 알고리즘 아날로그 디지털 변환기 및 이를 이용한 변환 방법 有权
标题翻译：用于缩放转换时间的算法模数转换器及其转换方法
公开(公告)号：KR101692698B1
公开(公告)日：2017-01-05
申请号：KR1020140193278
申请日：2014-12-30
申请人： 서강대학교산학협력단
发明人： 안길초 , 오주원
IPC分类号： H03M1/12
摘要： 본발명은변환시간이스케일링되는알고리즘아날로그디지털변환기및 이를이용한변환방법에관한것으로, 알고리즘(algorithmic) 아날로그디지털변환기는, 입력신호로부터선택된아날로그신호를디지털신호로변환하는플래시(flash) ADC(analog-to-digital converter) 및플래시 ADC으로부터출력되는디지털신호를아날로그신호로변환하고, 입력신호와변환된아날로그신호와의차이를증폭하여잔류전압을생성하는 MDAC(multiplying digital-to-analog converter)을포함하며, MDAC을통해잔류전압을생성하는사이클(cycle)을일정횟수만큼반복함으로써출력신호를생성하되, 사이클의반복횟수에따라변환시간(conversion time) 및변환에사용되는커패시터의크기를점진적으로감소시킨다.
摘要翻译：本发明涉及一种用于缩放转换时间的算法模数转换器及其转换方法。算法模数转换器包括：将从输入信号中选出的模拟信号转换为数字信号的闪存模数转换器（ADC）; 以及将由闪存ADC输出的数字信号转换为模拟信号的乘法数模转换器（MDAC），并通过放大输入信号和后一模拟信号之间的差产生残留电压。通过重复一个循环来产生输出信号，其中通过MDAC生成剩余电压，预定次数，以及转换时间和用于转换的电容器的尺寸同时根据数量逐渐减小重复循环。

5. 发明授权

KR102234948B1 기준전압 생성장치 및 이를 포함하는 아날로그-디지털 변환장치 有权
公开(公告)号：KR102234948B1
公开(公告)日：2021-03-31
申请号：KR1020190148628
申请日：2019-11-19
申请人： 서강대학교산학협력단
发明人： 안길초 , 부준호
IPC分类号： H03M1/06 , H03M1/34 , H03M1/12
摘要： 본발명의실시예에따른기준전압생성장치는전압발생기및 기준전압발생기를포함할수 있다. 전압발생기는제1 클럭신호및 제2 클럭신호에기초하여복수의스위치들을제어하여일정한시간간격에해당하는제1 시간간격마다복수의 BJT 트랜지스터들중 제1 OP-앰프의제1 입력노드및 제2 입력노드에연결되는노드트랜지스터들을결정하고, 복수의 BJT 트랜지스터들중 노드트랜지스터들을제외한전압제공트랜지스터들의에미터노드전압에상응하는제1 전압, 제2 전압및 제3 전압을제공할수 있다. 기준전압발생기는제1 전압, 제2 전압, 제3 전압에기초하여생성되는제1 입력신호들및 제2 입력신호들을동시에입력하되일정한시간간격에해당하는제2 시간간격마다제1 입력기및 제2 입력기에번갈아입력하여보상된기준전압을제공할수 있다. 본발명에따른기준전압생성장치는제1 클럭신호및 제2 클럭신호에기초하여생성되는제어신호에따라전압발생기에포함되는복수의스위치들을제어하고, 일정한시간간격마다복수의 BJT 트랜지스터들중 전압제공트랜지스터를번갈아선택하여제1 전압, 제2 전압및 제3 전압을제공함으로써복수의트랜지스터들각각의특성값에따른제1 전압, 제2 전압및 제3 전압의오차를평균화하여감소시킬수 있다.

6. 发明授权

KR101956309B1 단일 이득 버퍼를 이용한 스위치드-캐패시터 적분기 有权
公开(公告)号：KR101956309B1
公开(公告)日：2019-06-24
申请号：KR1020160176971
申请日：2016-12-22
申请人： 서강대학교산학협력단
发明人： 안길초 , 곽용식
IPC分类号： G06G7/184

7. 发明授权

KR101680081B1 2차 노이즈 쉐이핑 기법을 적용한 SAR ADC 有权
标题翻译： 2 SAR ADC二阶噪声整形逐次逼近寄存器模数转换器
公开(公告)号：KR101680081B1
公开(公告)日：2016-11-29
申请号：KR1020140178964
申请日：2014-12-12
申请人： 서강대학교산학협력단
发明人： 안길초 , 곽용식
IPC分类号： H03M1/38
摘要： 본발명은 2차노이즈쉐이핑기법을적용한 SAR ADC에관한것으로, 아날로그신호를입력받아입력전압을샘플링하고, 입력전압을저장하는 SAR(Successive Approximation Register) 커패시터 DAC 배열; SAR 커패시터 DAC 배열에서 SAR 동작을수행하고남은잔류전압을증폭하는제 1 프리앰프; 제 1 프리앰프에의해증폭된신호를입력받아단일-이득버퍼를통해적분하는제 1 적분기; 제 1 적분기의출력신호를입력받아다시증폭하는제 2 프리앰프; 제 2 프리앰프에의해증폭된신호를입력받아단일-이득버퍼를통해적분하는제 2 적분기; 제 2 적분기에서출력된전압과기준전압을비교하는비교기; 및차이전압에따라디지털신호를출력하고 SAR 커패시터 DAC를제어하는 SAR 로직;으로구성된다.
摘要翻译：本发明涉及应用二阶噪声整形技术的逐次逼近寄存器（SAR）ADC。 SAR ADC包括：一组SAR电容DAC，通过接收模拟信号的输入并存储输入电压来对输入电压进行采样; 第一前置放大器，其放大在SAR电容器DAC的阵列中执行SAR操作之后保留的剩余电压; 第一积分器，其接收由第一前置放大器放大的信号的输入，并通过使用单位增益缓冲器对信号进行积分; 第二前置放大器，其接收第一积分器的输出信号的输入并再次放大输出信号; 第二积分器，其接收由所述第二前置放大器放大的信号的输入，并通过使用所述单位增益缓冲器对所述信号进行积分; 将来自第二积分器的电压输出与参考电压进行比较的比较器; 和SAR逻辑，根据差分电压输出数字信号，并控制SAR电容DAC。

8. 发明公开

KR1020130000696A 증폭기를 공유하는 회로에서 메모리 효과를 제거하는 장치 및 방법 有权
标题翻译：在放大器共享电路中取消存储器效应的装置和方法
公开(公告)号：KR1020130000696A
公开(公告)日：2013-01-03
申请号：KR1020110061381
申请日：2011-06-23
申请人： 서강대학교산학협력단
发明人： 안길초 , 신창섭
IPC分类号： H03F3/70 , H03H19/00
CPC分类号： H03F3/005 , G11C27/026 , H03F3/45475 , H03F3/70 , H03M1/162
摘要： PURPOSE: A device for removing a memory effect from a circuit sharing an amplifier and a method thereof are provided to remove a charge of the opposite polarity stored in a parasitic capacitor of the amplifier by changing a signal path in a cycle of a clock terminal. CONSTITUTION: A shared amplifier(33) generates an output signal(34) by amplifying an even number of signals. An even number of signal paths are electrically connected with the amplifier. An even number of switches(32) connect the signal paths of a +/- input terminal of a half of the amplifier of a first clock terminal. The switches remove a charge in a parasitic capacitor of the input terminal by using a property of the opposite polarity. The shared amplifier is electrically connected with two close function blocks.
摘要翻译：目的：提供一种用于从共享放大器的电路中消除存储器效应的装置及其方法，以通过在时钟端子的周期中改变信号路径来消除存储在放大器的寄生电容器中的相反极性的电荷。构成：共享放大器（33）通过放大偶数个信号来产生输出信号（34）。偶数个信号路径与放大器电连接。偶数个开关（32）连接第一时钟端子的放大器的一半的+/-输入端子的信号路径。这些开关通过使用相反极性的特性来消除输入端子的寄生电容器中的电荷。共享放大器与两个紧密功能块电连接。

9. 发明授权

KR101196403B1 전류 공유 방식의 적분기, 전류 공유 방식의 시그마 델타 아날로그 디지털 변환기 및 전류 공유 방식의 센서 장치 有权
标题翻译：具有电流共享的积分器，具有电流共享的Sigma-delta模拟数字转换器，具有电流共享的传感器装置
公开(公告)号：KR101196403B1
公开(公告)日：2012-10-30
申请号：KR1020100060057
申请日：2010-06-24
申请人： 서강대학교산학협력단
发明人： 안길초 , 김광수 , 윤민호
IPC分类号： H03M1/12 , H03M3/02
摘要： 전류 공유 방식의 적분기, 전류 공유 방식의 시그마 델타 아날로그 디지털 변환기 및 전류 공유 방식의 센서 장치가 개시된다. 본 발명의 일 실시 예에 따른 전류 공유 방식의 적분기는 적분 주기마다 최초 입력신호를 샘플링한 제1 입력신호를 출력하는 제1 샘플링 커패시터부; 상기 제1 샘플링 커패시터부가 샘플링 주기에 있을 때, 제1 신호를 샘플링한 제2 입력신호를 출력하는 제2 샘플링 커패시터부; 상기 제1 입력신호에 따라 적분된 상기 제1 신호를 상기 제2 샘플링 커패시터부에 인가하는 제1 증폭부; 상기 제2 입력신호에 따라 적분된 제2 신호를 출력하는 제2 증폭부; 및 상기 제1 샘플링 커패시터부의 적분 주기에 상기 제1 증폭부에 공유 전류를 인가하고, 상기 제1 샘플링 커패시터부의 샘플링 주기에 상기 제2 증폭부에 상기 공유 전류를 인가하는 전류 스위칭부를 포함한다. 본 발명의 실시 예들에 따르면, 적분기에 사용되는 증폭기에서 성능은 유지하되 전체 사용 전류량을 기존의 절반 수준으로 줄일 수 있으므로, 고효율의 고성능, 저전력 기기를 제작할 수 있게 한다.

10. 发明公开

KR1020160072282A 2차 노이즈 쉐이핑 기법을 적용한 SAR ADC 有权
标题翻译：二阶噪声形成成功的近似寄存器模拟到数字转换器
公开(公告)号：KR1020160072282A
公开(公告)日：2016-06-23
申请号：KR1020140178964
申请日：2014-12-12
申请人： 서강대학교산학협력단
发明人： 안길초 , 곽용식
IPC分类号： H03M1/38
CPC分类号： H03M1/38
摘要： 본발명은 2차노이즈쉐이핑기법을적용한 SAR ADC에관한것으로, 아날로그신호를입력받아입력전압을샘플링하고, 입력전압을저장하는 SAR(Successive Approximation Register) 커패시터 DAC 배열; SAR 커패시터 DAC 배열에서 SAR 동작을수행하고남은잔류전압을증폭하는제 1 프리앰프; 제 1 프리앰프에의해증폭된신호를입력받아단일-이득버퍼를통해적분하는제 1 적분기; 제 1 적분기의출력신호를입력받아다시증폭하는제 2 프리앰프; 제 2 프리앰프에의해증폭된신호를입력받아단일-이득버퍼를통해적분하는제 2 적분기; 제 2 적분기에서출력된전압과기준전압을비교하는비교기; 및차이전압에따라디지털신호를출력하고 SAR 커패시터 DAC를제어하는 SAR 로직;으로구성된다.
摘要翻译：本发明涉及应用二阶噪声整形技术的逐次逼近寄存器（SAR）ADC。 SAR ADC包括：一组SAR电容DAC，通过接收模拟信号的输入并存储输入电压来对输入电压进行采样; 第一前置放大器，其放大在SAR电容器DAC的阵列中执行SAR操作之后保留的剩余电压; 第一积分器，其接收由第一前置放大器放大的信号的输入，并通过使用单位增益缓冲器对信号进行积分; 第二前置放大器，其接收第一积分器的输出信号的输入并再次放大输出信号; 第二积分器，其接收由所述第二前置放大器放大的信号的输入，并通过使用所述单位增益缓冲器对所述信号进行积分; 将来自第二积分器的电压输出与参考电压进行比较的比较器; 和SAR逻辑，根据差分电压输出数字信号，并控制SAR电容DAC。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式