专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020030019196A 쇼트키 배리어 다이오드 및 그 제조 방법 失效
标题翻译：肖特彼勒二极管及其制造方法
公开(公告)号：KR1020030019196A
公开(公告)日：2003-03-06
申请号：KR1020020051403
申请日：2002-08-29
申请人： 산요덴키가부시키가이샤
发明人： 아사노데쯔로 , 오노다가즈아끼 , 나까지마요시부미 , 무라이시게유끼 , 도미나가히사아끼 , 히라따고이찌 , 사까끼바라미끼또 , 이시하라히데또시
IPC分类号： H01L29/872
摘要： PURPOSE: To solve the problem that a chip cannot be miniaturized smoothly due to mesa etching and a thick polyimide layer and characteristics cannot be improved due to the distance between electrodes in a Schottky barrier diode, and etching at a Schottky junction section cannot be controlled easily in a manufacturing method of a Schottky barrier diode. CONSTITUTION: N- and n+-type ion implanted regions are provided on a substrate surface as an operation region, thus eliminating the need for mesa and a polyimide layer, and achieving the planar type Schottky barrier diode of a compound semiconductor. The costs of a wafer can also be reduced, and the distance between electrodes can be reduced, thus shrinking the chip, and improving high-frequency characteristics. Additionally, GaAs is not etched when a Schottky junction region is formed, thus manufacturing a Schottky barrier diode having excellent reproducibility.
摘要翻译：目的：为了解决由于台面蚀刻而导致的芯片不能小型化的问题以及厚的聚酰亚胺层，并且由于肖特基势垒二极管中的电极之间的距离而不能改善特性，并且不容易控制肖特基结部分的蚀刻在肖特基势垒二极管的制造方法中。构成：在基板表面上设置N +型离子注入区域作为操作区域，因此不需要台面和聚酰亚胺层，并且实现化合物半导体的平面型肖特基势垒二极管。也可以降低晶片的成本，并且能够减小电极之间的距离，从而使芯片收缩，提高高频特性。此外，当形成肖特基结区域时，GaAs不被蚀刻，因此制造具有优异的再现性的肖特基势垒二极管。

2. 发明公开

KR1020030019894A 쇼트키 배리어 다이오드 및 그 제조 방법 失效
标题翻译： 쇼트키배리어다이오드및그제조방법
公开(公告)号：KR1020030019894A
公开(公告)日：2003-03-07
申请号：KR1020020050014
申请日：2002-08-23
申请人： 산요덴키가부시키가이샤
发明人： 아사노데쯔로 , 오노다가즈아끼 , 나까지마요시부미 , 무라이시게유끼 , 도미나가히사아끼 , 히라따고이찌 , 사까끼바라미끼또 , 이시하라히데또시
IPC分类号： H01L29/872
摘要： PURPOSE: To solve the problem that a chip cannot be miniaturized smoothly due to mesa etching and a thick polyimide layer and characteristics cannot be improved due to the distance between electrodes in a Schottky barrier diode, and etching at a Schottky junction section cannot be controlled easily in a manufacturing method of a Schottky barrier diode. CONSTITUTION: N- and n+-type ion implanted regions are provided on a substrate surface as an operation region, thus eliminating the need for mesa and a polyimide layer, and achieving the planar type Schottky barrier diode of a compound semiconductor. The costs of a wafer can also be reduced, and the distance between electrodes can be reduced, thus shrinking the chip, and improving high-frequency characteristics. Additionally, GaAs is not etched when a Schottky junction region is formed, thus manufacturing a Schottky barrier diode having excellent reproducibility.
摘要翻译：目的：为了解决由于台面蚀刻和厚的聚酰亚胺层而导致芯片不能平稳地小型化的问题，并且由于肖特基势垒二极管中的电极之间的距离而无法改善特性，并且肖特基结部分处的蚀刻不能被容易地控制在肖特基势垒二极管的制造方法中。组成：在衬底表面上提供N-和n +型离子注入区作为工作区，因此不需要台面和聚酰亚胺层，并且实现了化合物半导体的平面型肖特基势垒二极管。还可以降低晶片的成本，并且可以减小电极之间的距离，从而缩小芯片，并且改善高频特性。另外，当形成肖特基结区时，GaAs不被蚀刻，从而制造具有优良再现性的肖特基势垒二极管。

3. 发明授权

KR100612186B1 쇼트키 배리어 다이오드 및 그 제조 방법 失效
标题翻译：肖特基势垒二极管及其制造方法
公开(公告)号：KR100612186B1
公开(公告)日：2006-08-16
申请号：KR1020020051403
申请日：2002-08-29
申请人： 산요덴키가부시키가이샤
发明人： 아사노데쯔로 , 오노다가즈아끼 , 나까지마요시부미 , 무라이시게유끼 , 도미나가히사아끼 , 히라따고이찌 , 사까끼바라미끼또 , 이시하라히데또시
IPC分类号： H01L29/872
摘要： 종래, 메사 에칭이나 두꺼운 폴리이미드층 등이 있기 때문에, 칩의 소형화가 실현되지 않고, 전극간에 거리가 있어 특성을 향상할 수 없었다. 또한, 제조 방법에서는 쇼트키 접합 부분의 에칭의 컨트롤이 곤란하였다.
기판 표면에 n형 및 n
+ 형 이온 주입 영역을 형성하여 동작 영역으로 함으로써, 메사 및 폴리이미드층을 형성할 필요가 없어져, 화합물 반도체의 플래너형 쇼트키 배리어 다이오드를 실현할 수 있다. 웨이퍼의 비용도 저감되며, 전극간 거리를 접근시킬 수 있으므로 칩의 축소가 실현되고, 고주파 특성도 향상된다. 또한, 쇼트키 전극 형성시에는 GaAs를 에칭하지 않으므로, 재현성이 좋은 쇼트키 배리어 다이오드를 제조할 수 있다.
쇼트키 배리어 다이오드, 폴리이미드층, 메사 에칭, 웨이퍼
摘要翻译：传统上，由于存在台面蚀刻或厚聚酰亚胺层，芯片的小型化并未实现，并且电极之间存在距离并且不能改善该特性。而且，在该制造方法中，难以控制肖特基接合部的蚀刻。

4. 发明授权

KR100620924B1 쇼트키 배리어 다이오드 및 그 제조 방법 失效
标题翻译：肖特彼勒二极管及其制造方法
公开(公告)号：KR100620924B1
公开(公告)日：2006-09-13
申请号：KR1020020050014
申请日：2002-08-23
申请人： 산요덴키가부시키가이샤
发明人： 아사노데쯔로 , 오노다가즈아끼 , 나까지마요시부미 , 무라이시게유끼 , 도미나가히사아끼 , 히라따고이찌 , 사까끼바라미끼또 , 이시하라히데또시
IPC分类号： H01L29/872
摘要： 종래, 메사 에칭이나 두꺼운 폴리이미드층이 있기 때문에, 칩의 소형화가 진행되지 않아, 전극간의 거리가 있어 특성을 향상시킬 수 없었다. 또한 제조 방법에 있어서는 쇼트키 접합 부분의 에칭 컨트롤이 곤란하였다. 기판 표면에 n형 및 n
+ 형 이온 주입 영역을 형성하여 동작 영역으로 함으로써, 메사 및 폴리이미드층을 형성할 필요가 없어져, 화합물 반도체의 플래너형 쇼트키 배리어 다이오드를 실현할 수 있다. 웨이퍼의 비용도 저감되고, 전극간 거리를 근접시킬 수 있기 때문에 칩의 축소가 실현되고, 고주파 특성도 향상된다. 또한, 쇼트키 접합 영역 형성 시에는 GaAs를 에칭하지 않기 때문에, 재현성이 양호한 쇼트키 배리어 다이오드를 제조할 수 있다.
오믹 접합, 쇼트키 접합, 오믹 전극, 애노드, 캐소드

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式