专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020140137519A DLL 회로 장치 및 그의 DLL 락킹 방법 有权
标题翻译： DLL电路设备及其锁定方法
公开(公告)号：KR1020140137519A
公开(公告)日：2014-12-03
申请号：KR1020130058006
申请日：2013-05-22
申请人： 매그나칩 반도체 유한회사
发明人： 김정현
IPC分类号： H03L7/081
CPC分类号： H03L7/14 , G11C7/222 , H03L7/095 , H03L7/1072
摘要： 본 발명은 DLL 회로 장치 및 그의 DLL 락킹 방법에 관한 것이다. 본 발명은 DLL 락킹 시의 제어신호 전압 값을 저장한 상태에서, DLL 언 락킹 상태를 제어신호 전압 값(VCTRL)의 변화 또는 클럭 신호의 위상 차이를 이용하여 검출한다. 이에 따라 DLL 락킹 상태에서 DLL 언 락킹 될 경우 더 빠르게 언 락킹 상태를 검출할 수 있음은 물론이고, 종래보다 더 빠른 DLL 락킹 타임을 제공할 수 있다.
摘要翻译：本发明涉及一种DLL电路装置及其DLL锁定方法。在本发明中，在存储DLL锁定期间的控制信号电压值的状态下，使用控制信号电压值（VCTRL）的变化或时钟信号的相位差来检测DLL解锁状态。因此，当在DLL锁定状态下发生DLL解锁时，可以更快速地检测解锁状态，并且可以提供更快的锁定时间。

2. 发明公开

KR1020120090302A 소스 드라이버, 콘트롤러 및 소스 드라이버 구동방법 审中-实审
标题翻译：源驱动器，驱动源驱动器的控制器和方法
公开(公告)号：KR1020120090302A
公开(公告)日：2012-08-17
申请号：KR1020110010661
申请日：2011-02-07
申请人： 매그나칩 반도체 유한회사
发明人： 최진호 , 강정수 , 정규영 , 설정훈 , 김정현
IPC分类号： G09G3/36
CPC分类号： G09G3/3611 , G09G2310/027 , G09G2310/08 , G09G2320/0693 , G09G2330/021 , G09G2330/06 , G09G3/3688 , G09G2300/0828 , G09G2310/0286
摘要： PURPOSE: A source driver, controller, and source driver operation method is provided to reduce the power consumption by decreasing a signal which is transmitted between source drivers. CONSTITUTION: A controller(200) generates an inside or new start pulse signal with use of a start pulse signal and receives the start pulse signal. A shift register(300) outputs video data when the inside start pulse signal coming from a controller is input. DAC(digital-to-analog converter)(400) converts video data coming from a shift register to an analogue voltage signal and outputs the same. An output buffer(500) outputs an analogue voltage signal coming from DAC by buffering.
摘要翻译：目的：提供源驱动器，控制器和源驱动器操作方法，通过减少在源驱动器之间传输的信号来降低功耗。构成：控制器（200）使用起始脉冲信号产生内部或新的起始脉冲信号并接收起始脉冲信号。当输入来自控制器的内部起始脉冲信号时，移位寄存器（300）输出视频数据。 DAC（数模转换器）（400）将来自移位寄存器的视频数据转换为模拟电压信号并输出。输出缓冲器（500）通过缓冲输出来自DAC的模拟电压信号。

3. 发明授权

KR101102969B1 반도체 장치 有权
公开(公告)号：KR101102969B1
公开(公告)日：2012-01-10
申请号：KR1020100017267
申请日：2010-02-25
申请人： 매그나칩 반도체 유한회사
发明人： 김정현
IPC分类号： G11C5/14 , G11C7/22
CPC分类号： H02M3/07
摘要： 반도체 장치의 차지 펌프 회로에 관한 것으로서, 펌핑 클록의 주기마다 전원전압을 차지 펌핑하여 펌핑 전압을 생성하기 위한 차지 펌핑부와, 펌핑 전압단의 최대 전압레벨을 검출하기 위한 제1 전압레벨 검출부와, 펌핑 전압단의 최소 전압레벨을 검출하기 위한 제2 전압레벨 검출부와, 제1 및 제2 전압레벨 검출부의 출력신호에 응답하여 그 주파수가 조절되는 상기 펌핑 클록을 생성하기 위한 펌핑 클록 생성부를 구비하고, 제1 전압레벨 검출부의 출력신호에 응답하여 상기 차지 펌핑부의 차지 펌핑 구동력을 조절하기 위한 구동조절부를 더 구비하는 반도체 장치를 제공한다.

4. 发明公开

KR1020110097428A 반도체 장치 有权
标题翻译：半导体器件
公开(公告)号：KR1020110097428A
公开(公告)日：2011-08-31
申请号：KR1020100017267
申请日：2010-02-25
申请人： 매그나칩 반도체 유한회사
发明人： 김정현
IPC分类号： G11C5/14 , G11C7/22
CPC分类号： H02M3/07 , G09G3/3225 , G09G3/36
摘要： 반도체 장치의 차지 펌프 회로에 관한 것으로서, 펌핑 클록의 주기마다 전원전압을 차지 펌핑하여 펌핑 전압을 생성하기 위한 차지 펌핑부와, 펌핑 전압단의 최대 전압레벨을 검출하기 위한 제1 전압레벨 검출부와, 펌핑 전압단의 최소 전압레벨을 검출하기 위한 제2 전압레벨 검출부와, 제1 및 제2 전압레벨 검출부의 출력신호에 응답하여 그 주파수가 조절되는 상기 펌핑 클록을 생성하기 위한 펌핑 클록 생성부를 구비하고, 제1 전압레벨 검출부의 출력신호에 응답하여 상기 차지 펌핑부의 차지 펌핑 구동력을 조절하기 위한 구동조절부를 더 구비하는 반도체 장치를 제공한다.
摘要翻译：涉及的半导体装置的一个电荷泵电路，和用于通过抽起来的电源电压的泵时钟的每个周期产生一个泵浦电压的电荷泵单元，用于检测所述泵浦电压终端的最大电压电平与第一电压电平检测器，和用于检测泵浦电压端子的最小电压电平的第二电压电平检测器，所述第一和响应于所述第二电压电平检测器的输出信号，并包括用于产生泵浦时钟泵送时钟发生器，其频率被调节，首先它提供了在响应于第一电压电平检测器进一步包括用于控制所述电荷泵驱动电荷泵部的驱动控制的输出信号的半导体器件。

5. 发明授权

KR101657339B1 DLL 동작 모드 제어회로 및 그 방법 有权
标题翻译： DLL DLL操作模式控制器电路及其控制方法
公开(公告)号：KR101657339B1
公开(公告)日：2016-09-19
申请号：KR1020130058004
申请日：2013-05-22
申请人： 매그나칩 반도체 유한회사
发明人： 김정현 , 정규영 , 강정수
IPC分类号： H03L7/08 , H03L7/081
CPC分类号： H03L7/0816 , H03L7/0802
摘要： 본발명은 DLL 동작모드제어회로및 그방법에관한것이다. 본발명은 DDI의출력값인 CLKP/N 주파수및 CLKP/N 공통단자전압상태중 하나를검출하여 DLL 블록을스탠바이모드로전환시키고있다. 따라서 DLL 블록의정상모드구간중 일부구간에존재하던불가능한주파수영역을스탠바이모드로포함시킬수 있어, DLL 회로를더 안정적으로동작시키는이점이있다.

6. 发明公开

KR1020120020795A 버퍼링 회로 및 이를 구비하는 반도체 장치 有权
标题翻译：缓冲电路及其半导体器件
公开(公告)号：KR1020120020795A
公开(公告)日：2012-03-08
申请号：KR1020100084641
申请日：2010-08-31
申请人： 매그나칩 반도체 유한회사
发明人： 김정현
IPC分类号： H03K19/0175
CPC分类号： H03K19/017509 , H03K3/356139 , H03K19/018521
摘要： PURPOSE: A buffering circuit and a semiconductor device including the same are provided to reduce power consumption by simplifying a process of changing serial data, which consists of a plurality of bits, into a parallel data. CONSTITUTION: An even number data buffering part(204) samples even data from input data in an activation range of a primary clock. The even data buffering part outputs amplified even data by amplifying sampled even data. The even data buffering part latches the even data in an inactive range of the primary clock. An odd data buffering part(206) samples odd data the activation range of a secondary clock. The odd number data buffering part amplifies sampled odd data. The odd data buffering part latches the odd data in the inactive range of the secondary clock.
摘要翻译：目的：提供缓冲电路和包括该缓冲电路的半导体器件以通过简化将由多个位组成的串行数据改变为并行数据的处理来降低功耗。构成：偶数数据缓冲部分（204）在主时钟的激活范围内的输入数据中均匀采样数据。偶数据缓冲部分通过放大采样的偶数数据来输出放大的均匀数据。偶数据缓冲部件将偶数据锁存在主时钟的非活动范围内。奇数据缓冲部分（206）对奇数数据对次级时钟的激活范围进行采样。奇数数据缓冲部分放大采样的奇数数据。奇数据缓冲部件将奇数数据锁存在辅助时钟的非活动范围内。

7. 发明授权

KR101735147B1 DLL 회로 장치 및 그의 DLL 락킹 방법 有权
标题翻译： DLL电路器件及其DLL锁定方法
公开(公告)号：KR101735147B1
公开(公告)日：2017-05-15
申请号：KR1020130058006
申请日：2013-05-22
申请人： 매그나칩 반도체 유한회사
发明人： 김정현
IPC分类号： H03L7/081
CPC分类号： H03L7/14 , G11C7/222 , H03L7/095 , H03L7/1072
摘要： 본발명은 DLL 회로장치및 그의 DLL 락킹방법에관한것이다. 본발명은 DLL 락킹시의제어신호전압값을저장한상태에서, DLL 언락킹상태를제어신호전압값(VCTRL)의변화또는클럭신호의위상차이를이용하여검출한다. 이에따라 DLL 락킹상태에서 DLL 언락킹될 경우더 빠르게언 락킹상태를검출할수 있음은물론이고, 종래보다더 빠른 DLL 락킹타임을제공할수 있다.
摘要翻译：本发明涉及DLL电路装置及其DLL锁定方法。本发明通过使用控制信号电压值VCTRL或在DLL锁定时的控制信号电压值被存储的状态下的时钟信号的相位差来检测DLL解锁状态。因此，当在DLL锁定状态下解锁DLL时，可以更快速地检测解锁状态，并且可以比传统方法更快地提供DLL锁定时间。

8. 发明公开

KR1020140137518A DLL 동작 모드 제어회로 및 그 방법 有权
标题翻译： DLL操作模式控制器电路及其控制方法
公开(公告)号：KR1020140137518A
公开(公告)日：2014-12-03
申请号：KR1020130058004
申请日：2013-05-22
申请人： 매그나칩 반도체 유한회사
发明人： 김정현 , 정규영 , 강정수
IPC分类号： H03L7/08 , H03L7/081
CPC分类号： H03L7/0816 , H03L7/0802 , H03L7/0814
摘要： 본 발명은 DLL 동작 모드 제어회로 및 그 방법에 관한 것이다. 본 발명은 DDI의 출력 값인 CLKP/N 주파수 및 CLKP/N 공통단자 전압 상태 중 하나를 검출하여 DLL 블록을 스탠바이 모드로 전환 시키고 있다. 따라서 DLL 블록의 정상 모드 구간 중 일부 구간에 존재하던 불가능한 주파수영역을 스탠바이 모드로 포함시킬 수 있어, DLL 회로를 더 안정적으로 동작시키는 이점이 있다.
摘要翻译：本发明涉及DLL操作模式控制电路和DLL操作模式控制方法。根据本发明的电路和方法，通过检测作为DDI的输出值的CLKP / N频率和CLKP / N公共端电压状态之一，将DLL块切换到待机模式。因此，存在于DLL块的正常模式周期的一部分中的非频域可以被包括在待机模式中，从而稳定地操作DLL电路。

9. 发明授权

KR101814799B1 소스 드라이버, 콘트롤러 및 소스 드라이버 구동방법 有权
标题翻译：如何运行源驱动程序，控制器和源驱动程序
公开(公告)号：KR101814799B1
公开(公告)日：2018-01-04
申请号：KR1020110010661
申请日：2011-02-07
申请人： 매그나칩 반도체 유한회사
发明人： 최진호 , 강정수 , 정규영 , 설정훈 , 김정현
IPC分类号： G09G3/36
CPC分类号： G09G3/3611 , G09G2310/027 , G09G2310/08 , G09G2320/0693 , G09G2330/021 , G09G2330/06
摘要： 소스드라이버가개시된다. 본발명에의한소스드라이버는스타트펄스신호를입력받으며, 스타트펄스신호를이용하여신규스타트펄스신호또는내부스타트펄스신호생성하여출력하는콘트롤러, 비디오데이터를입력받아저장하며, 콘트롤러로부터출력되는내부스타트펄스신호가입력되면비디오데이터를출력하는쉬프트레지스터, 쉬프트레지스터로부터출력되는비디오데이터를아날로그전압신호로변환하여출력하는 DAC(digital-to-analog converter) 및 DAC로부터출력되는아날로그전압신호를버퍼링하여출력하는출력버퍼를포함한다.
摘要翻译：源驱动程序已启动。根据本发明的源极驱动器包括：控制器，用于接收起始脉冲信号并通过使用从控制器输出的起始脉冲信号和内部起始脉冲信号来产生并输出起始脉冲信号或内部起始脉冲信号; 数模转换器（DAC），用于将从移位寄存器输出的视频数据转换为模拟电压信号并输出缓冲的模拟电压信号并输出缓冲的模拟电压信号; 和一个输出缓冲区。

10. 发明授权

KR101147360B1 버퍼링 회로 및 이를 구비하는 반도체 장치 有权
标题翻译：缓冲电路及其半导体器件
公开(公告)号：KR101147360B1
公开(公告)日：2012-05-23
申请号：KR1020100084641
申请日：2010-08-31
申请人： 매그나칩 반도체 유한회사
发明人： 김정현
IPC分类号： H03K19/0175
CPC分类号： H03K19/017509 , H03K3/356139 , H03K19/018521
摘要： 반도체 장치의 미니 저전압 차동 신호(mLVDS) 수신기에 관한 것으로서, 정 클록의 활성화구간에서 입력 데이터로부터 짝수 데이터를 샘플링하고 샘플링된 짝수 데이터를 증폭하여 출력하며, 정 클록의 비활성화구간에서 짝수 데이터를 래치하는 짝수 데이터 버퍼링부, 및 부 클록의 활성화구간에서 입력 데이터로부터 홀수 데이터를 샘플링하고 샘플링된 홀수 데이터를 증폭하여 출력하며, 부 클록의 비활성화구간에서 홀수 데이터를 래치하는 홀수 데이터 버퍼링부를 구비하는 반도체 장치의 버퍼링 회로를 제공한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式