专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101653856B1 반도체 장치 및 그 제조방법 有权
标题翻译：半导体装置及其制造方法
公开(公告)号：KR101653856B1
公开(公告)日：2016-09-02
申请号：KR1020120128794
申请日：2012-11-14
申请人： 가부시키가이샤 제이디바이스
发明人： 사와치시게노리 , 야마가타오사무 , 이노우에히로시 , 이타쿠라사토루 , 치카이도모시게 , 호리마사히코 , 가쓰마타아키오
IPC分类号： H01L23/48
CPC分类号： H01L25/0657 , H01L23/49816 , H01L23/5384 , H01L23/5389 , H01L24/24 , H01L24/82 , H01L24/97 , H01L25/50 , H01L2224/0401 , H01L2224/04105 , H01L2224/06135 , H01L2224/12105 , H01L2224/24226 , H01L2224/32145 , H01L2224/32225 , H01L2224/32245 , H01L2224/48091 , H01L2224/48145 , H01L2224/73265 , H01L2224/73267 , H01L2224/82031 , H01L2224/82039 , H01L2224/92244 , H01L2225/06524 , H01L2225/06548 , H01L2225/06562 , H01L2225/06586 , H01L2225/06589 , H01L2225/1023 , H01L2225/1029 , H01L2225/1035 , H01L2924/12042 , H01L2924/12044 , H01L2924/15311 , H01L2924/00014 , H01L2924/00015 , H01L2924/00 , H01L2924/00012
摘要： 반도체소자와, 지지기판과, 상기반도체소자및 그주변을밀봉하는절연재료층과, 상기절연재료층내에마련되어일부가외부표면에노출되어있는금속박막배선층과, 상기절연재료층내에마련되어상기금속박막배선층에전기접속하고있는금속비어를포함한반도체장치로서, 상기반도체소자는복수개로이루어지고, 각반도체소자는그 회로면을상기금속박막배선층측을향하여절연재료를사이에두고적층되어있고, 각반도체소자의전극패드는그 상방에적층된반도체소자에의해서은폐되는일 없이노출되어, 상기금속박막배선층과전기적으로접속되어있는반도체장치이다. 상기반도체장치는복수의반도체칩을수직적층구조로하는것에의해, 반도체장치를소형화, 박형화로제조될수 있고, 제조공정수가감소될수 있다.
摘要翻译：和半导体元件，所述支撑基板和所述半导体器件和用于密封周围的绝缘材料层，在所述绝缘材料层部分设置在所述金属薄膜布线层，其暴露于所述外表面和所述绝缘材料层，所述金属薄膜被设置 1.一种半导体装置，其特征在于，具有与配线层电连接的金属通孔，各半导体元件隔着绝缘性材料层叠，以使其电路面朝向金属薄膜配线层侧，并且元件的电极焊盘被暴露而没有被堆叠在其上的半导体元件覆盖并且电连接到金属薄膜布线层。由多个半导体芯片，以垂直层结构的半导体器件，该半导体器件可以在大小，厚度来制造，可以减少制造工艺的数量。

2. 发明公开

KR1020130091624A 반도체 장치 및 그 제조방법 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020130091624A
公开(公告)日：2013-08-19
申请号：KR1020120128794
申请日：2012-11-14
申请人： 가부시키가이샤 제이디바이스
发明人： 사와치시게노리 , 야마가타오사무 , 이노우에히로시 , 이타쿠라사토루 , 치카이도모시게 , 호리마사히코 , 가쓰마타아키오
IPC分类号： H01L23/48
CPC分类号： H01L25/0657 , H01L23/49816 , H01L23/5384 , H01L23/5389 , H01L24/24 , H01L24/82 , H01L24/97 , H01L25/50 , H01L2224/0401 , H01L2224/04105 , H01L2224/06135 , H01L2224/12105 , H01L2224/24226 , H01L2224/32145 , H01L2224/32225 , H01L2224/32245 , H01L2224/48091 , H01L2224/48145 , H01L2224/73265 , H01L2224/73267 , H01L2224/82031 , H01L2224/82039 , H01L2224/92244 , H01L2225/06524 , H01L2225/06548 , H01L2225/06562 , H01L2225/06586 , H01L2225/06589 , H01L2225/1023 , H01L2225/1029 , H01L2225/1035 , H01L2924/12042 , H01L2924/12044 , H01L2924/15311 , H01L23/48 , H01L2924/00014 , H01L2924/00015 , H01L2924/00 , H01L2924/00012
摘要： PURPOSE: A semiconductor device and a manufacturing method thereof are provided to obtain a thin and small semiconductor device by forming a vertical lamination structure consisting of semiconductor chips. CONSTITUTION: An insulating material layer (4) encapsulates semiconductor devices (2b). A metal thin film wiring layer (6) is formed in the insulating material layer. A part of the metal thin film wiring layer is exposed to an outer surface. The electrode pads of the semiconductor devices are electrically connected to the metal thin film wiring layer. [Reference numerals] (AA) Semiconductor device A
摘要翻译：目的：提供半导体器件及其制造方法，以通过形成由半导体芯片组成的垂直层叠结构来获得薄且小的半导体器件。构成：绝缘材料层（4）封装半导体器件（2b）。在绝缘材料层中形成金属薄膜布线层（6）。金属薄膜布线层的一部分暴露于外表面。半导体器件的电极焊盘电连接到金属薄膜布线层。（标号）（AA）半导体装置A

3. 发明公开

KR1020160074398A 반도체 장치 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020160074398A
公开(公告)日：2016-06-28
申请号：KR1020150174630
申请日：2015-12-09
申请人： 가부시키가이샤 제이디바이스
发明人： 이케모토요시히코 , 사와치시게노리 , 다니구치후미히코 , 가쓰마타아키오
IPC分类号： H01L25/07 , H01L23/522 , H01L25/065 , H01L23/29
CPC分类号： H01L23/3142 , H01L23/3128 , H01L23/49816 , H01L23/5227 , H01L23/552 , H01L24/19 , H01L24/20 , H01L2224/04105 , H01L2224/12105 , H01L2224/32225 , H01L2224/32245 , H01L2224/73267
摘要： 지지체로서금속평판을사용했을경우에있어서도금속평판에있어서의와전류의발생을저감하고, 반도체장치의 RF 회로의 Q값을향상시킨반도체장치의제공. 금속평판(1)과, 상기금속평판(1)의한쪽의주면에형성된제1 절연재료층(4a)과, 제1 절연재료층(4a)의표면에접착층(3)을개재하여소자회로면을위로하여탑재된반도체칩(2)과, 반도체칩(2) 및그 주변을밀봉하는제2 절연재료층(4b)과, 제2 절연재료층(4b) 내에마련되고, 일부가상기반도체칩(2)의주변영역에연장된배선층(5)과, 제2 절연재료층(4b) 내에마련되고, 반도체칩(2)의소자회로면의전극(22)과배선층(5)을접속하는도전부(6)와, 배선층(5) 상에형성된외부전극(7)을구비하는것을특징으로하는반도체장치.
摘要翻译：本发明提供了一种半导体器件，其中，即使使用金属平板作为支撑，金属平板中的涡电流的产生减小，半导体器件的RF电路的Q值也得到改善。半导体器件包括：金属平板（1）; 形成在金属平板（1）的一个主表面上的第一绝缘材料层（4a）; 半导体芯片（2），其经由粘合层（3）安装在第一绝缘材料层（4a）的表面上，元件电路表面朝向上方; 用于密封半导体芯片（2）及其周边的第二绝缘材料层（4b）; 设置在所述第二绝缘材料层（4b）中并部分地延伸到所述半导体芯片（2）的外围区域的布线层（5）; 设置在第二绝缘材料层（4b）中并连接半导体芯片（2）的元件电路表面上的电极（22）和布线层（5）的导电部分（6）; 和形成在布线层（5）上的外部电极（7）。

4. 发明公开

KR1020130014379A 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법 无效
标题翻译：半导体器件，通过垂直堆叠半导体器件配置的半导体器件结构及其制造方法
公开(公告)号：KR1020130014379A
公开(公告)日：2013-02-07
申请号：KR1020120081232
申请日：2012-07-25
申请人： 가부시키가이샤 제이디바이스
发明人： 야마가타오사무 , 가쓰마타아키오 , 이노우에히로시 , 사와치시게노리 , 이타쿠라사토루 , 야마지야스히로
IPC分类号： H01L23/48 , H01L23/12
CPC分类号： H01L24/97 , H01L24/19 , H01L24/24 , H01L24/29 , H01L24/32 , H01L24/82 , H01L25/105 , H01L25/50 , H01L2224/0401 , H01L2224/04105 , H01L2224/12105 , H01L2224/24226 , H01L2224/2518 , H01L2224/29099 , H01L2224/2919 , H01L2224/32225 , H01L2224/73267 , H01L2224/92244 , H01L2224/97 , H01L2225/1035 , H01L2225/1058 , H01L2225/1094 , H01L2924/01029 , H01L2924/014 , H01L2924/078 , H01L2924/0951 , H01L2924/12041 , H01L2924/12042 , H01L2924/15311 , H01L2924/15321 , H01L2924/1579 , H01L2924/15798 , H01L2924/00014 , H01L2224/82 , H01L2924/00
摘要： PURPOSE: A semiconductor device, a semiconductor module structure vertically laminating the same, and a manufacturing method thereof are provided to vertically laminate an LSI chip without a through electrode. CONSTITUTION: A through via(4) passes through an organic substrate(1). An external electrode(5a) and an internal electrode(5b) are installed on the surface and the rear of the organic substrate. An insulation material layer(6) seals the semiconductor device and the peripheral area of the semiconductor device. A metal thin film wiring layer(7) is formed in the insulation material layer. A metal via(10) is electrically connected to the metal thin film wiring layer. An external electrode(9) is formed on the metal thin film wiring layer.
摘要翻译：目的：提供一种半导体器件，其垂直层叠的半导体模块结构及其制造方法，用于将LSI芯片垂直层叠而不具有通孔。构成：通孔（4）穿过有机基底（1）。外部电极（5a）和内部电极（5b）安装在有机基板的表面和后部。绝缘材料层（6）密封半导体器件和半导体器件的外围区域。在绝缘材料层上形成金属薄膜布线层（7）。金属通孔（10）电连接到金属薄膜布线层。在金属薄膜布线层上形成外部电极（9）。

5. 发明公开

KR1020150101722A 반도체 장치, 반도체 적층모듈구조, 적층모듈구조 및 이들의 제조방법 审中-实审
标题翻译：半导体器件，半导体堆叠模块结构，堆叠模块结构及其制造方法
公开(公告)号：KR1020150101722A
公开(公告)日：2015-09-04
申请号：KR1020140023355
申请日：2014-02-27
申请人： 가부시키가이샤 제이디바이스
发明人： 이노우에히로시 , 가쓰마타아키오 , 사와치시게노리 , 야마가타오사무
IPC分类号： H01L23/48 , H01L23/12
CPC分类号： H01L24/97 , H01L24/82 , H01L2224/12105 , H01L2224/19 , H01L2224/24 , H01L2224/24227 , H01L2224/32225 , H01L2224/73267 , H01L2224/92244 , H01L2224/97 , H01L2225/1035 , H01L2225/1058 , H01L2224/83 , H01L2224/82 , H01L2924/00012
摘要： [과제] 사이즈가 다른 LSI칩이어도 용이하게 수직 적층이 가능한 반도체 장치의 제공.
[해결 수단] 절연성 기판, 절연성 기판의 한쪽의 주면상에 소자회로면을 위로 하여 탑재된 반도체 소자, 반도체 소자의 소자회로면상과 그 주변의 절연성 기판상을 밀봉하는 제1 절연 재료층(A), 제1 절연 재료층(A)상에 형성되어 일부가 외부에 노출되어 있는 제1 금속 박막 배선층, 제1 금속 박막 배선층상에 형성된 제1 절연 재료층(B), 절연성 기판의 다른쪽의 주면상에 형성된 제2 절연 재료층, 제2 절연 재료층내에 형성되어 일부가 외부에 노출되어 있는 제2 금속 박막 배선층, 절연성 기판을 관통하고, 제1 금속 박막 배선층과 제2 금속 박막 배선층을 전기적으로 접속하고 있는 비아(via) 및 제1 금속 박막 배선층상에 형성된 외부 전극을 포함하고, 제2 금속 박막 배선층, 반도체 소자의 소자회로면에 배치된 전극, 제1 금속 박막 배선층, 비아 및 제1 금속 박 막 배선층상의 외부 전극을 전기적으로 접속한 구조를 가지는 반도체 장치.
摘要翻译：本发明提供即使半导体器件是具有不同尺寸的LSI芯片也能够容易地垂直堆叠的半导体器件。半导体器件包括：绝缘基板; 半导体元件安装在绝缘基板的一侧的主表面上，元件电路表面朝上; 第一绝缘材料层（A），用于密封半导体元件的元件电路表面和元件电路表面周围的绝缘基板; 第一金属膜布线层，形成在第一绝缘材料层（A）的顶部并且部分地暴露于外部; 形成在所述第一金属膜布线层的顶部上的第一绝缘材料层（B）第二绝缘材料层，形成在所述绝缘基板的另一侧的所述主表面的顶部; 形成在所述第二绝缘材料层的内部并且部分地暴露于外部的第二金属膜布线层; 穿过所述绝缘基板并电连接所述第一金属膜布线层和所述第二金属膜布线层的通孔; 以及形成在所述第一金属膜布线层的顶部的外部电极，其中所述第二金属膜布线层，布置在所述半导体元件的元件电路表面上的电极，所述第一金属膜布线层，所述通孔和所述外部电极第一金属膜布线层的顶部电连接。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式